[BACK]Return to bios1b.c CVS log [TXT] [DIR] Up to [RetroPC.NET] / np2 / bios

Diff for /np2/bios/bios1b.c between versions 1.33 and 1.37

version 1.33, 2005/05/13 05:46:24 version 1.37, 2012/01/23 09:59:51
Line 27  static BOOL setfdcmode(REG8 drv, REG8 ty Line 27  static BOOL setfdcmode(REG8 drv, REG8 ty
         if ((rpm) && (!fdc.support144)) {          if ((rpm) && (!fdc.support144)) {
                 return(FAILURE);                  return(FAILURE);
         }          }
           if ((fdc.chgreg ^ type) & 1) {
                   return(FAILURE);
           }
         fdc.chgreg = type;          fdc.chgreg = type;
         fdc.rpm[drv] = rpm;          fdc.rpm[drv] = rpm;
         if (type & 2) {          if (type & 2) {
Line 121  static UINT16 fdfmt_biospara(REG8 type,  Line 124  static UINT16 fdfmt_biospara(REG8 type, 
                 off = 0x2361;                                                                   // see bios.cpp                  off = 0x2361;                                                                   // see bios.cpp
         }          }
         off += fdc.us * 2;          off += fdc.us * 2;
         off = MEML_READ16(seg, off);          off = MEMR_READ16(seg, off);
         off += n * 8;          off += n * 8;
         if (!(CPU_AH & 0x40)) {          if (!(CPU_AH & 0x40)) {
                 off += 4;                  off += 4;
Line 129  static UINT16 fdfmt_biospara(REG8 type,  Line 132  static UINT16 fdfmt_biospara(REG8 type, 
         if (fmt) {          if (fmt) {
                 off += 2;                  off += 2;
         }          }
         return(MEML_READ16(seg, off));          return(MEMR_READ16(seg, off));
 }  }
   
   
Line 235  static void b0patch(void) { Line 238  static void b0patch(void) {
                         REG8    c;                          REG8    c;
                         REG8    cl;                          REG8    cl;
                         REG8    last;                          REG8    last;
                         addr = ES_BASE + CPU_BP;                          addr = CPU_BP;
                         size = CPU_BX;                          size = CPU_BX;
                         cnt = 0;                          cnt = 0;
                         last = 0;                          last = 0;
                         while(size--) {                          while(size--) {
                                 c = i286_memoryread(addr++);                                  c = MEMR_READ8(CPU_ES, addr++);
                                 cl = 0;                                  cl = 0;
                                 do {                                  do {
                                         REG8 now = c & 0x80;                                          REG8 now = c & 0x80;
Line 264  static void b0patch(void) { Line 267  static void b0patch(void) {
                         }                          }
                 }                  }
                 if ((b0p.pos >> 3) < CPU_BX) {                  if ((b0p.pos >> 3) < CPU_BX) {
                         UINT32 addr;                          UINT addr;
                         REG8 c;                          REG8 c;
                         addr = ES_BASE + CPU_BP + (b0p.pos >> 3);                          addr = CPU_BP + (b0p.pos >> 3);
                         c = i286_memoryread(addr);                          c = MEMR_READ8(CPU_ES, addr);
                         c ^= (1 << (b0p.pos & 7));                          c ^= (1 << (b0p.pos & 7));
                         b0p.pos++;                          b0p.pos++;
                         i286_memorywrite(addr, c);                          MEMR_WRITE8(CPU_ES, addr, c);
                 }                  }
         }          }
 }  }
Line 491  static REG8 fdd_operate(REG8 type, REG8  Line 494  static REG8 fdd_operate(REG8 type, REG8 
                                 else {                                  else {
                                         accesssize = size;                                          accesssize = size;
                                 }                                  }
                                 MEML_READ(addr, fdc.buf, accesssize);                                  MEML_READS(addr, fdc.buf, accesssize);
                                 if (fdd_write()) {                                  if (fdd_write()) {
                                         break;                                          break;
                                 }                                  }
Line 560  static REG8 fdd_operate(REG8 type, REG8  Line 563  static REG8 fdd_operate(REG8 type, REG8 
                                 if (fdd_read()) {                                  if (fdd_read()) {
                                         break;                                          break;
                                 }                                  }
                                 MEML_WRITE(addr, fdc.buf, accesssize);                                  MEML_WRITES(addr, fdc.buf, accesssize);
                                 addr += accesssize;                                  addr += accesssize;
                                 size -= accesssize;                                  size -= accesssize;
                                 mtr_r += accesssize;                                  mtr_r += accesssize;
Line 661  static REG8 fdd_operate(REG8 type, REG8  Line 664  static REG8 fdd_operate(REG8 type, REG8 
                         fdd_formatinit();                          fdd_formatinit();
                         pos = CPU_BP;                          pos = CPU_BP;
                         for (s=0; s<fdc.sc; s++) {                          for (s=0; s<fdc.sc; s++) {
                                 MEML_READSTR(CPU_ES, pos, ID, 4);                                  MEMR_READS(CPU_ES, pos, ID, 4);
                                 fdd_formating(ID);                                  fdd_formating(ID);
                                 pos += 4;                                  pos += 4;
                                 if (ID[3] < 8) {                                  if (ID[3] < 8) {
Line 763  static UINT16 boot_fd(REG8 drv, REG8 typ Line 766  static UINT16 boot_fd(REG8 drv, REG8 typ
   
         // 2HD          // 2HD
         if (type & 1) {          if (type & 1) {
                   fdc.chgreg |= 0x01;
                 // 1.25MB                  // 1.25MB
                 bootseg = boot_fd1(3, 0);                  bootseg = boot_fd1(3, 0);
                 if (bootseg) {                  if (bootseg) {
Line 779  static UINT16 boot_fd(REG8 drv, REG8 typ Line 783  static UINT16 boot_fd(REG8 drv, REG8 typ
                 }                  }
         }          }
         if (type & 2) {          if (type & 2) {
                   fdc.chgreg &= ~0x01;
                 // 2DD                  // 2DD
                 bootseg = boot_fd1(0, 0);                  bootseg = boot_fd1(0, 0);
                 if (bootseg) {                  if (bootseg) {
Line 787  static UINT16 boot_fd(REG8 drv, REG8 typ Line 792  static UINT16 boot_fd(REG8 drv, REG8 typ
                         return(bootseg);                          return(bootseg);
                 }                  }
         }          }
           fdc.chgreg |= 0x01;
         return(0);          return(0);
 }  }
   
Line 878  void bios0x1b(void) { Line 884  void bios0x1b(void) {
         seg = mem[MEMX_DISK_XROM + (CPU_AL >> 4)];          seg = mem[MEMX_DISK_XROM + (CPU_AL >> 4)];
         if (seg) {          if (seg) {
                 sp = CPU_SP;                  sp = CPU_SP;
                 MEML_WRITE16(CPU_SS, sp - 2, CPU_DS);                  MEMR_WRITE16(CPU_SS, sp - 2, CPU_DS);
                 MEML_WRITE16(CPU_SS, sp - 4, CPU_SI);                  MEMR_WRITE16(CPU_SS, sp - 4, CPU_SI);
                 MEML_WRITE16(CPU_SS, sp - 6, CPU_DI);                  MEMR_WRITE16(CPU_SS, sp - 6, CPU_DI);
                 MEML_WRITE16(CPU_SS, sp - 8, CPU_ES);           // +a                  MEMR_WRITE16(CPU_SS, sp - 8, CPU_ES);           // +a
                 MEML_WRITE16(CPU_SS, sp - 10, CPU_BP);          // +8                  MEMR_WRITE16(CPU_SS, sp - 10, CPU_BP);          // +8
                 MEML_WRITE16(CPU_SS, sp - 12, CPU_DX);          // +6                  MEMR_WRITE16(CPU_SS, sp - 12, CPU_DX);          // +6
                 MEML_WRITE16(CPU_SS, sp - 14, CPU_CX);          // +4                  MEMR_WRITE16(CPU_SS, sp - 14, CPU_CX);          // +4
                 MEML_WRITE16(CPU_SS, sp - 16, CPU_BX);          // +2                  MEMR_WRITE16(CPU_SS, sp - 16, CPU_BX);          // +2
                 MEML_WRITE16(CPU_SS, sp - 18, CPU_AX);          // +0                  MEMR_WRITE16(CPU_SS, sp - 18, CPU_AX);          // +0
 #if 0  #if 0
                 TRACEOUT(("call by %.4x:%.4x",                  TRACEOUT(("call by %.4x:%.4x",
                                                         MEML_READ16(CPU_SS, CPU_SP+2),                                                          MEMR_READ16(CPU_SS, CPU_SP+2),
                                                         MEML_READ16(CPU_SS, CPU_SP)));                                                          MEMR_READ16(CPU_SS, CPU_SP)));
                 TRACEOUT(("bypass to %.4x:0018", seg << 8));                  TRACEOUT(("bypass to %.4x:0018", seg << 8));
                 TRACEOUT(("AX=%04x BX=%04x %02x:%02x:%02x:%02x ES=%04x BP=%04x",                  TRACEOUT(("AX=%04x BX=%04x %02x:%02x:%02x:%02x ES=%04x BP=%04x",
                                                         CPU_AX, CPU_BX, CPU_CL, CPU_DH, CPU_DL, CPU_CH,                                                          CPU_AX, CPU_BX, CPU_CL, CPU_DH, CPU_DL, CPU_CH,
Line 911  void bios0x1b(void) { Line 917  void bios0x1b(void) {
 #if defined(SUPPORT_SCSI)  #if defined(SUPPORT_SCSI)
         if ((CPU_AL & 0xf0) == 0xc0) {          if ((CPU_AL & 0xf0) == 0xc0) {
                 TRACEOUT(("%.4x:%.4x AX=%.4x BX=%.4x CX=%.4x DX=%.4 ES=%.4x BP=%.4x",                  TRACEOUT(("%.4x:%.4x AX=%.4x BX=%.4x CX=%.4x DX=%.4 ES=%.4x BP=%.4x",
                                                         MEML_READ16(CPU_SS, CPU_SP+2),                                                          MEMR_READ16(CPU_SS, CPU_SP+2),
                                                         MEML_READ16(CPU_SS, CPU_SP),                                                          MEMR_READ16(CPU_SS, CPU_SP),
                                                         CPU_AX, CPU_BX, CPU_CX, CPU_DX, CPU_ES, CPU_BP));                                                          CPU_AX, CPU_BX, CPU_CX, CPU_DX, CPU_ES, CPU_BP));
                 scsicmd_bios();                  scsicmd_bios();
                 return;                  return;
Line 961  void bios0x1b(void) { Line 967  void bios0x1b(void) {
 #if 0  #if 0
         TRACEOUT(("%04x:%04x AX=%04x BX=%04x %02x:%02x:%02x:%02x\n"     \          TRACEOUT(("%04x:%04x AX=%04x BX=%04x %02x:%02x:%02x:%02x\n"     \
                                                 "ES=%04x BP=%04x \nret=%02x",                                                  "ES=%04x BP=%04x \nret=%02x",
                                                         MEML_READ16(CPU_SS, CPU_SP+2),                                                          MEMR_READ16(CPU_SS, CPU_SP+2),
                                                         MEML_READ16(CPU_SS, CPU_SP),                                                          MEMR_READ16(CPU_SS, CPU_SP),
                                                         CPU_AX, CPU_BX, CPU_CL, CPU_DH, CPU_DL, CPU_CH,                                                          CPU_AX, CPU_BX, CPU_CL, CPU_DH, CPU_DL, CPU_CH,
                                                         CPU_ES, CPU_BP, ret_ah));                                                          CPU_ES, CPU_BP, ret_ah));
 #endif  #endif
         CPU_AH = ret_ah;          CPU_AH = ret_ah;
         flag = MEML_READ8(CPU_SS, CPU_SP+4) & 0xfe;          flag = MEMR_READ8(CPU_SS, CPU_SP+4) & 0xfe;
         if (ret_ah >= 0x20) {          if (ret_ah >= 0x20) {
                 flag += 1;                  flag += 1;
         }          }
         MEML_WRITE8(CPU_SS, CPU_SP + 4, flag);          MEMR_WRITE8(CPU_SS, CPU_SP + 4, flag);
 }  }
   
 UINT bios0x1b_wait(void) {  UINT bios0x1b_wait(void) {
Line 980  UINT bios0x1b_wait(void) { Line 986  UINT bios0x1b_wait(void) {
         REG8    bit;          REG8    bit;
   
         if (fddmtr.busy) {          if (fddmtr.busy) {
                 CPU_IP--;  
                 CPU_REMCLOCK = -1;                  CPU_REMCLOCK = -1;
         }          }
         else {          else {
Removed from v.1.33  
changed lines
  Added in v.1.37

RetroPC.NET-CVS <cvs@retropc.net>