[BACK]Return to cpu.h CVS log [TXT] [DIR] Up to [RetroPC.NET] / np2 / i386c / ia32

Diff for /np2/i386c/ia32/cpu.h between versions 1.22 and 1.41

version 1.22, 2004/03/08 12:56:22 version 1.41, 2011/12/21 18:07:57
Line 1 Line 1
 /*      $Id$    */  
   
 /*  /*
  * Copyright (c) 2002-2003 NONAKA Kimihiro   * Copyright (c) 2002-2003 NONAKA Kimihiro
  * All rights reserved.   * All rights reserved.
Line 12 Line 10
  * 2. Redistributions in binary form must reproduce the above copyright   * 2. Redistributions in binary form must reproduce the above copyright
  *    notice, this list of conditions and the following disclaimer in the   *    notice, this list of conditions and the following disclaimer in the
  *    documentation and/or other materials provided with the distribution.   *    documentation and/or other materials provided with the distribution.
  * 3. The name of the author may not be used to endorse or promote products  
  *    derived from this software without specific prior written permission.  
  *   *
  * THIS SOFTWARE IS PROVIDED BY THE AUTHOR ``AS IS'' AND ANY EXPRESS OR   * THIS SOFTWARE IS PROVIDED BY THE AUTHOR ``AS IS'' AND ANY EXPRESS OR
  * IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES   * IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES
Line 71  typedef union { Line 67  typedef union {
         UINT32  d;          UINT32  d;
 } REG32;  } REG32;
   
   typedef struct {
           UINT8   b[10];
   } REG80;
   
 #ifdef __cplusplus  #ifdef __cplusplus
 }  }
 #endif  #endif
Line 117  enum { Line 117  enum {
         MAX_PREFIX = 8          MAX_PREFIX = 8
 };  };
   
 enum {  
         CPU_PREFETCH_QUEUE_LENGTH = 16  
 };  
   
 typedef struct {  typedef struct {
         REG32           reg[CPU_REG_NUM];          REG32           reg[CPU_REG_NUM];
         UINT16          sreg[CPU_SEGREG_NUM];          UINT16          sreg[CPU_SEGREG_NUM];
Line 137  typedef struct { Line 133  typedef struct {
   
 typedef struct {  typedef struct {
         UINT16          gdtr_limit;          UINT16          gdtr_limit;
           UINT16          pad0;
         UINT32          gdtr_base;          UINT32          gdtr_base;
         UINT16          idtr_limit;          UINT16          idtr_limit;
           UINT16          pad1;
         UINT32          idtr_base;          UINT32          idtr_base;
   
         UINT16          ldtr;          UINT16          ldtr;
Line 157  typedef struct { Line 155  typedef struct {
         descriptor_t    ldtr;          descriptor_t    ldtr;
         descriptor_t    tr;          descriptor_t    tr;
   
         BYTE            prefetch[CPU_PREFETCH_QUEUE_LENGTH];  
         SINT8           prefetch_remain;  
         UINT8           pad2[2];  
   
         UINT32          adrsmask;          UINT32          adrsmask;
         UINT32          ovflag;          UINT32          ovflag;
   
Line 178  typedef struct { Line 172  typedef struct {
         UINT8           hlt;          UINT8           hlt;
         UINT8           bp;     /* break point bitmap */          UINT8           bp;     /* break point bitmap */
         UINT8           bp_ev;  /* break point event */          UINT8           bp_ev;  /* break point event */
         UINT8           pad;  
           UINT8           backout_sp;     /* backout ESP, when exception */
   
         UINT32          pde_base;          UINT32          pde_base;
   
Line 197  typedef struct { Line 192  typedef struct {
         UINT32          seg_base;          UINT32          seg_base;
 } CPU_INST;  } CPU_INST;
   
   /* FPU */
   enum {
           FPU_REG_NUM = 8
   };
   
   typedef struct {
           UINT16          seg;
           UINT16          pad;
           UINT32          offset;
   } FPU_PTR;
   
   typedef struct {
           UINT16          control;
           UINT16          status;
           UINT16          op;
   
           FPU_PTR         inst;
           FPU_PTR         data;
   } FPU_REGS;
   
   typedef struct {
           UINT8           valid;  /* ¥ì¥¸¥¹¥¿Í­¸ú */
           UINT8           sign;   /* Éä¹æ */
           UINT8           zero;   /* ¥¼¥í */
           UINT8           inf;    /* ¡ç */
           UINT8           nan;    /* NaN */
           UINT8           denorm; /* ÈóÀµµ¬²½ */
           SINT16          exp;    /* »Ø¿ôÉô */
           UINT64          num;    /* ¾®¿ôÉô */
   } FP_REG;
   
   typedef struct {
           UINT8           top;    /* ¥¹¥¿¥Ã¥¯°ÌÃÖ */
           UINT8           pc;     /* ÀºÅÙ */
           UINT8           rc;     /* ´Ý¤á */
           UINT8           dmy[1];
   
           FP_REG          reg[FPU_REG_NUM];
   } FPU_STAT;
   
 typedef struct {  typedef struct {
         CPU_REGS        cpu_regs;          CPU_REGS        cpu_regs;
         CPU_SYSREGS     cpu_sysregs;          CPU_SYSREGS     cpu_sysregs;
Line 204  typedef struct { Line 239  typedef struct {
         CPU_INST        cpu_inst;          CPU_INST        cpu_inst;
         CPU_INST        cpu_inst_default;          CPU_INST        cpu_inst_default;
   
   #if defined(USE_FPU)
           FPU_REGS        fpu_regs;
           FPU_STAT        fpu_stat;
   #endif
   
         /* protected by cpu shut */          /* protected by cpu shut */
         UINT8           cpu_type;          UINT8           cpu_type;
         UINT8           itfbank;          UINT8           itfbank;
Line 213  typedef struct { Line 253  typedef struct {
         UINT32          clock;          UINT32          clock;
 } I386STAT;  } I386STAT;
   
 typedef struct {                                        /* for ver0.73 */  typedef struct {
         BYTE            *ext;          UINT8           *ext;
         UINT32          extsize;          UINT32          extsize;
           UINT8           *extbase;       /* = ext - 0x100000 */
           UINT32          extlimit16mb;   /* = extsize + 0x100000 (MAX:16MB) */
           UINT32          extlimit4gb;    /* = extsize + 0x100000 */
         UINT32          inport;          UINT32          inport;
           UINT8           *ems[4];
 } I386EXT;  } I386EXT;
   
 typedef struct {  typedef struct {
         I386STAT        s;                              /* STATsave¡¢¥ª¡¢ø¦öÇ¥í */          I386STAT        s;                              /* STATsaveåáÊå£ìåâ¶ç¡¦¥¨ */
         I386EXT         e;          I386EXT         e;
 } I386CORE;  } I386CORE;
   
Line 242  extern I386CORE  i386core; Line 286  extern I386CORE  i386core;
   
 #define CPU_EXTMEM      i386core.e.ext  #define CPU_EXTMEM      i386core.e.ext
 #define CPU_EXTMEMSIZE  i386core.e.extsize  #define CPU_EXTMEMSIZE  i386core.e.extsize
   #define CPU_EXTMEMBASE  i386core.e.extbase
   #define CPU_EXTLIMIT16  i386core.e.extlimit16mb
   #define CPU_EXTLIMIT    i386core.e.extlimit4gb
 #define CPU_INPADRS     i386core.e.inport  #define CPU_INPADRS     i386core.e.inport
   #define CPU_EMSPTR      i386core.e.ems
   
 extern sigjmp_buf       exec_1step_jmpbuf;  extern sigjmp_buf       exec_1step_jmpbuf;
   
Line 297  extern sigjmp_buf exec_1step_jmpbuf; Line 345  extern sigjmp_buf exec_1step_jmpbuf;
 /*                              (1 << 29) */  /*                              (1 << 29) */
 /*                              (1 << 30) */  /*                              (1 << 30) */
 /*                              (1 << 31) */  /*                              (1 << 31) */
 #ifdef USE_FPU  #if defined(USE_FPU)
 #define CPU_FEATURES            (CPU_FEATURE_CMOV|CPU_FEATURE_FPU)  #define CPU_FEATURES            (CPU_FEATURE_CMOV|CPU_FEATURE_FPU)
 #else  #else
 #define CPU_FEATURES            (CPU_FEATURE_CMOV)  #define CPU_FEATURES            (CPU_FEATURE_CMOV)
Line 311  extern sigjmp_buf exec_1step_jmpbuf; Line 359  extern sigjmp_buf exec_1step_jmpbuf;
 #define CPU_REGS_SREG(n)        CPU_STATSAVE.cpu_regs.sreg[(n)]  #define CPU_REGS_SREG(n)        CPU_STATSAVE.cpu_regs.sreg[(n)]
   
 #define CPU_STAT_SREG(n)        CPU_STATSAVE.cpu_stat.sreg[(n)]  #define CPU_STAT_SREG(n)        CPU_STATSAVE.cpu_stat.sreg[(n)]
 #define CPU_STAT_SREGBASE(n)    CPU_STATSAVE.cpu_stat.sreg[(n)].u.seg.segbase  #define CPU_STAT_SREGBASE(n)    CPU_STAT_SREG((n)).u.seg.segbase
 #define CPU_STAT_SREGEND(n)     CPU_STATSAVE.cpu_stat.sreg[(n)].u.seg.segend  #define CPU_STAT_SREGLIMIT(n)   CPU_STAT_SREG((n)).u.seg.limit
 #define CPU_STAT_SREGLIMIT(n)   CPU_STATSAVE.cpu_stat.sreg[(n)].u.seg.limit  
 #define CPU_STAT_SREG_CLEAR(n) \  
 do { \  
         memset(&CPU_STAT_SREG(n), 0, sizeof(descriptor_t)); \  
 } while (/*CONSTCOND*/ 0)  
 #define CPU_STAT_SREG_INIT(n) \  
 do { \  
         descriptor_t sd; \  
 \  
         memset(&sd, 0, sizeof(sd)); \  
         sd.u.seg.limit = 0xffff; \  
         CPU_SET_SEGDESC_DEFAULT(&sd, (n), 0); \  
         CPU_STAT_SREG(n) = sd; \  
 } while (/*CONSTCOND*/ 0)  
   
   
 #define CPU_AL          CPU_REGS_BYTEL(CPU_EAX_INDEX)  #define CPU_AL          CPU_REGS_BYTEL(CPU_EAX_INDEX)
Line 367  do { \ Line 401  do { \
 #define CPU_FS          CPU_REGS_SREG(CPU_FS_INDEX)  #define CPU_FS          CPU_REGS_SREG(CPU_FS_INDEX)
 #define CPU_GS          CPU_REGS_SREG(CPU_GS_INDEX)  #define CPU_GS          CPU_REGS_SREG(CPU_GS_INDEX)
   
   #define CPU_ES_DESC     CPU_STAT_SREG(CPU_ES_INDEX)
   #define CPU_CS_DESC     CPU_STAT_SREG(CPU_CS_INDEX)
   #define CPU_SS_DESC     CPU_STAT_SREG(CPU_SS_INDEX)
   #define CPU_DS_DESC     CPU_STAT_SREG(CPU_DS_INDEX)
   #define CPU_FS_DESC     CPU_STAT_SREG(CPU_FS_INDEX)
   #define CPU_GS_DESC     CPU_STAT_SREG(CPU_GS_INDEX)
   
 #define ES_BASE         CPU_STAT_SREGBASE(CPU_ES_INDEX)  #define ES_BASE         CPU_STAT_SREGBASE(CPU_ES_INDEX)
 #define CS_BASE         CPU_STAT_SREGBASE(CPU_CS_INDEX)  #define CS_BASE         CPU_STAT_SREGBASE(CPU_CS_INDEX)
 #define SS_BASE         CPU_STAT_SREGBASE(CPU_SS_INDEX)  #define SS_BASE         CPU_STAT_SREGBASE(CPU_SS_INDEX)
Line 406  do { \ Line 447  do { \
 #define ALL_FLAG        (SZAPC_FLAG|T_FLAG|I_FLAG|D_FLAG|O_FLAG|IOPL_FLAG|NT_FLAG)  #define ALL_FLAG        (SZAPC_FLAG|T_FLAG|I_FLAG|D_FLAG|O_FLAG|IOPL_FLAG|NT_FLAG)
 #define ALL_EFLAG       (ALL_FLAG|RF_FLAG|VM_FLAG|AC_FLAG|VIF_FLAG|VIP_FLAG|ID_FLAG)  #define ALL_EFLAG       (ALL_FLAG|RF_FLAG|VM_FLAG|AC_FLAG|VIF_FLAG|VIP_FLAG|ID_FLAG)
   
 #define REAL_FLAGREG    ((CPU_FLAG & 0xf7ff) | (CPU_OV ? O_FLAG : 0))  #define REAL_FLAGREG    ((CPU_FLAG & 0xf7ff) | (CPU_OV ? O_FLAG : 0) | 2)
 #define REAL_EFLAGREG   ((CPU_EFLAG & 0xfffff7ff) | (CPU_OV ? O_FLAG : 0))  #define REAL_EFLAGREG   ((CPU_EFLAG & 0xfffff7ff) | (CPU_OV ? O_FLAG : 0) | 2)
   
 void set_flags(UINT16 new_flags, UINT16 mask);  void CPUCALL set_flags(UINT16 new_flags, UINT16 mask);
 void set_eflags(UINT32 new_flags, UINT32 mask);  void CPUCALL set_eflags(UINT32 new_flags, UINT32 mask);
   
   
 #define CPU_INST_OP32           CPU_STATSAVE.cpu_inst.op_32  #define CPU_INST_OP32           CPU_STATSAVE.cpu_inst.op_32
Line 423  void set_eflags(UINT32 new_flags, UINT32 Line 464  void set_eflags(UINT32 new_flags, UINT32
   
 #define CPU_STAT_CS_BASE        CPU_STAT_SREGBASE(CPU_CS_INDEX)  #define CPU_STAT_CS_BASE        CPU_STAT_SREGBASE(CPU_CS_INDEX)
 #define CPU_STAT_CS_LIMIT       CPU_STAT_SREGLIMIT(CPU_CS_INDEX)  #define CPU_STAT_CS_LIMIT       CPU_STAT_SREGLIMIT(CPU_CS_INDEX)
 #define CPU_STAT_CS_END         CPU_STAT_SREGEND(CPU_CS_INDEX)  
   
 #define CPU_STAT_ADRSMASK       CPU_STATSAVE.cpu_stat.adrsmask  #define CPU_STAT_ADRSMASK       CPU_STATSAVE.cpu_stat.adrsmask
 #define CPU_STAT_SS32           CPU_STATSAVE.cpu_stat.ss_32  #define CPU_STAT_SS32           CPU_STATSAVE.cpu_stat.ss_32
Line 432  void set_eflags(UINT32 new_flags, UINT32 Line 472  void set_eflags(UINT32 new_flags, UINT32
 #define CPU_STAT_PAGING         CPU_STATSAVE.cpu_stat.paging  #define CPU_STAT_PAGING         CPU_STATSAVE.cpu_stat.paging
 #define CPU_STAT_VM86           CPU_STATSAVE.cpu_stat.vm86  #define CPU_STAT_VM86           CPU_STATSAVE.cpu_stat.vm86
 #define CPU_STAT_WP             CPU_STATSAVE.cpu_stat.page_wp  #define CPU_STAT_WP             CPU_STATSAVE.cpu_stat.page_wp
 #define CPU_STAT_CPL            CPU_STAT_SREG(CPU_CS_INDEX).rpl  #define CPU_STAT_CPL            CPU_CS_DESC.rpl
 #define CPU_STAT_USER_MODE      CPU_STATSAVE.cpu_stat.user_mode  #define CPU_STAT_USER_MODE      CPU_STATSAVE.cpu_stat.user_mode
 #define CPU_STAT_PDE_BASE       CPU_STATSAVE.cpu_stat.pde_base  #define CPU_STAT_PDE_BASE       CPU_STATSAVE.cpu_stat.pde_base
   #define CPU_SET_PREV_ESP1(esp) \
   do { \
           CPU_STATSAVE.cpu_stat.backout_sp = 1; \
           CPU_PREV_ESP = (esp); \
   } while (/*CONSTCOND*/0)
   #define CPU_SET_PREV_ESP()      CPU_SET_PREV_ESP1(CPU_ESP)
   #define CPU_CLEAR_PREV_ESP() \
   do { \
           CPU_STATSAVE.cpu_stat.backout_sp = 0; \
   } while (/*CONSTCOND*/0)
   
 #define CPU_STAT_HLT            CPU_STATSAVE.cpu_stat.hlt  #define CPU_STAT_HLT            CPU_STATSAVE.cpu_stat.hlt
   
Line 452  void set_eflags(UINT32 new_flags, UINT32 Line 502  void set_eflags(UINT32 new_flags, UINT32
 #define CPU_STAT_EXCEPTION_COUNTER_INC()        CPU_STATSAVE.cpu_stat.nerror++  #define CPU_STAT_EXCEPTION_COUNTER_INC()        CPU_STATSAVE.cpu_stat.nerror++
 #define CPU_STAT_EXCEPTION_COUNTER_CLEAR()      CPU_STATSAVE.cpu_stat.nerror = 0  #define CPU_STAT_EXCEPTION_COUNTER_CLEAR()      CPU_STATSAVE.cpu_stat.nerror = 0
   
 #define CPU_PREFETCHQ           CPU_STATSAVE.cpu_stat.prefetch  
 #define CPU_PREFETCHQ_REMAIN    CPU_STATSAVE.cpu_stat.prefetch_remain  
   
 #if defined(IA32_SUPPORT_PREFETCH_QUEUE)  
 #define CPU_PREFETCH_CLEAR()    CPU_PREFETCHQ_REMAIN = 0  
 #else   /* !IA32_SUPPORT_PREFETCH_QUEUE */  
 #define CPU_PREFETCH_CLEAR()  
 #endif  /* IA32_SUPPORT_PREFETCH_QUEUE */  
   
 #define CPU_MODE_SUPERVISER     0  #define CPU_MODE_SUPERVISER     0
 #define CPU_MODE_USER           1  #define CPU_MODE_USER           (1 << 3)
 #define CPU_SET_CPL(cpl) \  
 do { \  
         UINT8 __t = (UINT8)((cpl) & 3); \  
         CPU_STAT_CPL = __t; \  
         CPU_STAT_USER_MODE = (__t == 3) ? CPU_MODE_USER : CPU_MODE_SUPERVISER; \  
 } while (/*CONSTCOND*/ 0)  
   
 #define CPU_CLI \  #define CPU_CLI \
 do { \  do { \
Line 479  do { \ Line 514  do { \
 #define CPU_STI \  #define CPU_STI \
 do { \  do { \
         CPU_FLAG |= I_FLAG; \          CPU_FLAG |= I_FLAG; \
         CPU_TRAP = (CPU_FLAG >> 8) & 1; \          CPU_TRAP = (CPU_FLAG & (I_FLAG|T_FLAG)) == (I_FLAG|T_FLAG) ; \
 } while (/*CONSTCOND*/0)  } while (/*CONSTCOND*/0)
   
 #define CPU_GDTR_LIMIT  CPU_STATSAVE.cpu_sysregs.gdtr_limit  #define CPU_GDTR_LIMIT  CPU_STATSAVE.cpu_sysregs.gdtr_limit
Line 488  do { \ Line 523  do { \
 #define CPU_IDTR_BASE   CPU_STATSAVE.cpu_sysregs.idtr_base  #define CPU_IDTR_BASE   CPU_STATSAVE.cpu_sysregs.idtr_base
 #define CPU_LDTR        CPU_STATSAVE.cpu_sysregs.ldtr  #define CPU_LDTR        CPU_STATSAVE.cpu_sysregs.ldtr
 #define CPU_LDTR_DESC   CPU_STATSAVE.cpu_stat.ldtr  #define CPU_LDTR_DESC   CPU_STATSAVE.cpu_stat.ldtr
 #define CPU_LDTR_BASE   CPU_STATSAVE.cpu_stat.ldtr.u.seg.segbase  #define CPU_LDTR_BASE   CPU_LDTR_DESC.u.seg.segbase
 #define CPU_LDTR_END    CPU_STATSAVE.cpu_stat.ldtr.u.seg.segend  #define CPU_LDTR_LIMIT  CPU_LDTR_DESC.u.seg.limit
 #define CPU_LDTR_LIMIT  CPU_STATSAVE.cpu_stat.ldtr.u.seg.limit  
 #define CPU_TR          CPU_STATSAVE.cpu_sysregs.tr  #define CPU_TR          CPU_STATSAVE.cpu_sysregs.tr
 #define CPU_TR_DESC     CPU_STATSAVE.cpu_stat.tr  #define CPU_TR_DESC     CPU_STATSAVE.cpu_stat.tr
 #define CPU_TR_BASE     CPU_STATSAVE.cpu_stat.tr.u.seg.segbase  #define CPU_TR_BASE     CPU_TR_DESC.u.seg.segbase
 #define CPU_TR_END      CPU_STATSAVE.cpu_stat.tr.u.seg.segend  #define CPU_TR_LIMIT    CPU_TR_DESC.u.seg.limit
 #define CPU_TR_LIMIT    CPU_STATSAVE.cpu_stat.tr.u.seg.limit  
   
 /*  /*
  * control register   * control register
Line 520  do { \ Line 553  do { \
 #define CPU_CR0_NW              (1 << 29)  #define CPU_CR0_NW              (1 << 29)
 #define CPU_CR0_CD              (1 << 30)  #define CPU_CR0_CD              (1 << 30)
 #define CPU_CR0_PG              (1 << 31)  #define CPU_CR0_PG              (1 << 31)
   #define CPU_CR0_ALL             (CPU_CR0_PE|CPU_CR0_MP|CPU_CR0_EM|CPU_CR0_TS|CPU_CR0_ET|CPU_CR0_NE|CPU_CR0_WP|CPU_CR0_AM|CPU_CR0_NW|CPU_CR0_CD|CPU_CR0_PG)
   
 #define CPU_CR3_PD_MASK         0xfffff000  #define CPU_CR3_PD_MASK         0xfffff000
 #define CPU_CR3_PWT             (1 << 3)  #define CPU_CR3_PWT             (1 << 3)
Line 577  do { \ Line 611  do { \
 void ia32_init(void);  void ia32_init(void);
 void ia32_initreg(void);  void ia32_initreg(void);
 void ia32_setextsize(UINT32 size);  void ia32_setextsize(UINT32 size);
   void ia32_setemm(UINT frame, UINT32 addr);
   
 void ia32reset(void);  void ia32reset(void);
 void ia32shut(void);  void ia32shut(void);
   void ia32a20enable(BOOL enable);
 void ia32(void);  void ia32(void);
 void ia32_step(void);  void ia32_step(void);
 void CPUCALL ia32_interrupt(int vect);  void CPUCALL ia32_interrupt(int vect, int soft);
 void CPUCALL ia32_exception(int vect, int p1, int p2);  
   
 void exec_1step(void);  void exec_1step(void);
 #define INST_PREFIX     (1 << 0)  #define INST_PREFIX     (1 << 0)
Line 596  void ia32_panic(const char *buf, ...); Line 631  void ia32_panic(const char *buf, ...);
   
 void ia32_bioscall(void);  void ia32_bioscall(void);
   
 void FASTCALL change_pm(BOOL onoff);  void CPUCALL change_pm(BOOL onoff);
 void FASTCALL change_vm(BOOL onoff);  void CPUCALL change_vm(BOOL onoff);
 void FASTCALL change_pg(BOOL onoff);  void CPUCALL change_pg(BOOL onoff);
   
   void CPUCALL set_cr3(UINT32 new_cr3);
   void CPUCALL set_cpl(int new_cpl);
   
 extern const UINT8 iflags[];  extern const UINT8 iflags[];
 #define szpcflag        iflags  #define szpcflag        iflags
Line 624  void dbg_printf(const char *str, ...); Line 662  void dbg_printf(const char *str, ...);
   
   
 /*  /*
    * FPU
    */
   #define FPU_REGS                CPU_STATSAVE.fpu_regs
   #define FPU_CTRLWORD            FPU_REGS.control
   #define FPU_STATUSWORD          FPU_REGS.status
   #define FPU_INSTPTR             FPU_REGS.inst
   #define FPU_DATAPTR             FPU_REGS.data
   #define FPU_LASTINSTOP          FPU_REGS.op
   #define FPU_INSTPTR_OFFSET      FPU_REGS.inst.offset
   #define FPU_INSTPTR_SEG         FPU_REGS.inst.seg
   #define FPU_DATAPTR_OFFSET      FPU_REGS.data.offset
   #define FPU_DATAPTR_SEG         FPU_REGS.data.seg
   
   #define FPU_STAT                CPU_STATSAVE.fpu_stat
   #define FPU_STAT_TOP            FPU_STAT.top
   #define FPU_STAT_PC             FPU_STAT.pc
   #define FPU_STAT_RC             FPU_STAT.rc
   
   #define FPU_ST(i)               FPU_STAT.reg[((i) + FPU_STAT_TOP) & 7]
   #define FPU_REG(i)              FPU_STAT.reg[i]
   
   /* FPU status register */
   #define FP_IE_FLAG      (1 << 0)        /* íä¡£éꥱåᥧéëÊ楹*/
   #define FP_DE_FLAG      (1 << 1)        /* ¥Ç¥Î¡¼¥Þ¥é¥¤¥º¥É¡¦¥ª¥Ú¥é¥ó¥É */
   #define FP_ZE_FLAG      (1 << 2)        /* ¥¼¥í¤Ë¤è¤ë½ü»» */
   #define FP_OE_FLAG      (1 << 3)        /* ¥ª¡¼¥Ð¡¼¥Õ¥í¡¼ */
   #define FP_UE_FLAG      (1 << 4)        /* ¥¢¥ó¥À¡¼¥Õ¥í¡¼ */
   #define FP_PE_FLAG      (1 << 5)        /* ÀºÅÙ */
   #define FP_SF_FLAG      (1 << 6)        /* ¥¹¥¿¥Ã¥¯¥Õ¥©¥ë¥È */
   #define FP_ES_FLAG      (1 << 7)        /* ¥¨¥é¡¼¥µ¥Þ¥ê¥¹¥Æ¡¼¥¿¥¹ */
   #define FP_C0_FLAG      (1 << 8)        /* ¾ò·ï¥³¡¼¥É */
   #define FP_C1_FLAG      (1 << 9)        /* ¾ò·ï¥³¡¼¥É */
   #define FP_C2_FLAG      (1 << 10)       /* ¾ò·ï¥³¡¼¥É */
   #define FP_TOP_FLAG     (7 << 11)       /* ¥¹¥¿¥Ã¥¯¥Ý¥¤¥ó¥È¤Î¥È¥Ã¥× */
   #define FP_C3_FLAG      (1 << 14)       /* ¾ò·ï¥³¡¼¥É */
   #define FP_B_FLAG       (1 << 15)       /* FPU ¥Ó¥¸¡¼ */
   
   #define FP_TOP_SHIFT    11
   #define FP_TOP_GET()    ((FPU_STATUSWORD & FP_TOP_FLAG) >> FP_TOP_SHIFT)
   #define FP_TOP_SET(v)   ((FPU_STATUSWORD & ~FP_TOP_FLAG) | ((v) << FP_TOP_SHIFT))
   
   #define FPU_STAT_TOP_INC() \
   do { \
           FPU_STAT.top = (FPU_STAT.top + 1) & 7; \
   } while (/*CONSTCOND*/0)
   #define FPU_STAT_TOP_DEC() \
   do { \
           FPU_STAT.top = (FPU_STAT.top - 1) & 7; \
   } while (/*CONSTCOND*/0)
   
   /* FPU control register */
   #define FP_CTRL_PC_SHIFT        8       /* ÀºÅÙÀ©¸æ */
   #define FP_CTRL_RC_SHIFT        10      /* ´Ý¤áÀ©¸æ */
   
   #define FP_CTRL_PC_24           0       /* ñÀºÅÙ */
   #define FP_CTRL_PC_53           1       /* ÇÜÀºÅÙ */
   #define FP_CTRL_PC_64           3       /* ³ÈÄ¥ÀºÅÙ */
   
   #define FP_CTRL_RC_NEAREST_EVEN 0
   #define FP_CTRL_RC_DOWN         1
   #define FP_CTRL_RC_UP           2
   #define FP_CTRL_RC_TO_ZERO      3
   
   
   /*
  * Misc.   * Misc.
  */   */
   void memory_dump(int idx, UINT32 madr);
 void gdtr_dump(UINT32 base, UINT limit);  void gdtr_dump(UINT32 base, UINT limit);
 void idtr_dump(UINT32 base, UINT limit);  void idtr_dump(UINT32 base, UINT limit);
 void ldtr_dump(UINT32 base, UINT limit);  void ldtr_dump(UINT32 base, UINT limit);
 void tr_dump(UINT16 selector, UINT32 base, UINT limit);  void tr_dump(UINT16 selector, UINT32 base, UINT limit);
   UINT32 pde_dump(UINT32 base, int idx);
   void segdesc_dump(descriptor_t *sdp);
   UINT32 convert_laddr_to_paddr(UINT32 laddr);
   UINT32 convert_vaddr_to_paddr(unsigned int idx, UINT32 offset);
   
 /*  /*
  * disasm   * disasm
Line 667  typedef struct { Line 775  typedef struct {
   
 int disasm(UINT32 *eip, disasm_context_t *ctx);  int disasm(UINT32 *eip, disasm_context_t *ctx);
   
   
 #ifdef __cplusplus  #ifdef __cplusplus
 }  }
 #endif  #endif
Removed from v.1.22  
changed lines
  Added in v.1.41

RetroPC.NET-CVS <cvs@retropc.net>