[BACK]Return to cpu_mem.c CVS log [TXT] [DIR] Up to [RetroPC.NET] / np2 / i386c / ia32

Diff for /np2/i386c/ia32/cpu_mem.c between versions 1.11 and 1.13

version 1.11, 2004/02/20 16:09:04 version 1.13, 2004/03/08 12:56:22
Line 229  cpu_stack_pop_check(descriptor_t *sd, UI Line 229  cpu_stack_pop_check(descriptor_t *sd, UI
 }  }
   
   
   #if defined(IA32_SUPPORT_PREFETCH_QUEUE)
   /*
    * code prefetch
    */
   #define CPU_PREFETCHQ_MASK      (CPU_PREFETCH_QUEUE_LENGTH - 1)
   
   INLINE static MEMCALL void
   cpu_prefetch(UINT32 address)
   {
           UINT offset = address & CPU_PREFETCHQ_MASK;
           UINT length = CPU_PREFETCH_QUEUE_LENGTH - offset;
   
           cpu_memory_access_la_region(address, length, CPU_PAGE_READ_CODE, CPU_STAT_USER_MODE, CPU_PREFETCHQ + offset);
           CPU_PREFETCHQ_REMAIN = (SINT8)length;
   }
   
   INLINE static MEMCALL UINT8
   cpu_prefetchq(UINT32 address)
   {
           UINT8 v;
   
           CPU_PREFETCHQ_REMAIN--;
           v = CPU_PREFETCHQ[address & CPU_PREFETCHQ_MASK];
           return v;
   }
   
   INLINE static MEMCALL UINT16
   cpu_prefetchq_w(UINT32 address)
   {
           BYTE *p;
           UINT16 v;
   
           CPU_PREFETCHQ_REMAIN -= 2;
           p = CPU_PREFETCHQ + (address & CPU_PREFETCHQ_MASK);
           v = LOADINTELWORD(p);
           return v;
   }
   
   INLINE static MEMCALL UINT32
   cpu_prefetchq_3(UINT32 address)
   {
           BYTE *p;
           UINT32 v;
   
           CPU_PREFETCHQ_REMAIN -= 3;
           p = CPU_PREFETCHQ + (address & CPU_PREFETCHQ_MASK);
           v = LOADINTELWORD(p);
           v += ((UINT32)p[2]) << 16;
           return v;
   }
   
   INLINE static MEMCALL UINT32
   cpu_prefetchq_d(UINT32 address)
   {
           BYTE *p;
           UINT32 v;
   
           CPU_PREFETCHQ_REMAIN -= 4;
           p = CPU_PREFETCHQ + (address & CPU_PREFETCHQ_MASK);
           v = LOADINTELDWORD(p);
           return v;
   }
   #endif  /* IA32_SUPPORT_PREFETCH_QUEUE */
   
   #if defined(IA32_SUPPORT_DEBUG_REGISTER)
   INLINE static void
   check_memory_break_point(UINT32 address, UINT length, UINT rw)
   {
           int i;
   
           if (CPU_STAT_BP && !(CPU_EFLAG & RF_FLAG)) {
                   for (i = 0; i < CPU_DEBUG_REG_INDEX_NUM; i++) {
                           if ((CPU_STAT_BP & (1 << i))
                            && (CPU_DR7_GET_RW(i) & rw)
   
                            && ((address <= CPU_DR(i) && address + length > CPU_DR(i))
                             || (address > CPU_DR(i) && address < CPU_DR(i) + CPU_DR7_GET_LEN(i)))) {
                                   CPU_STAT_BP_EVENT |= CPU_STAT_BP_EVENT_B(i);
                           }
                   }
           }
   }
   #else
   #define check_memory_break_point(address, length, rw)
   #endif
   
 /*  /*
  * code fetch   * code fetch
  */   */
Line 240  cpu_codefetch(UINT32 offset) Line 326  cpu_codefetch(UINT32 offset)
   
         sd = &CPU_STAT_SREG(CPU_CS_INDEX);          sd = &CPU_STAT_SREG(CPU_CS_INDEX);
         if (offset <= sd->u.seg.limit) {          if (offset <= sd->u.seg.limit) {
                 addr = CPU_STAT_SREGBASE(CPU_CS_INDEX) + offset;                  addr = sd->u.seg.segbase + offset;
   #if defined(IA32_SUPPORT_PREFETCH_QUEUE)
                   if (CPU_PREFETCHQ_REMAIN <= 0) {
                           cpu_prefetch(addr);
                   }
                   return cpu_prefetchq(addr);
   #else   /* !IA32_SUPPORT_PREFETCH_QUEUE */
                 if (!CPU_STAT_PM)                  if (!CPU_STAT_PM)
                         return cpu_memoryread(addr);                          return cpu_memoryread(addr);
                 return cpu_lcmemoryread(addr);                  return cpu_lcmemoryread(addr);
   #endif  /* IA32_SUPPORT_PREFETCH_QUEUE */
         }          }
         EXCEPTION(GP_EXCEPTION, 0);          EXCEPTION(GP_EXCEPTION, 0);
         return 0;       /* compiler happy */          return 0;       /* compiler happy */
Line 254  cpu_codefetch_w(UINT32 offset) Line 347  cpu_codefetch_w(UINT32 offset)
 {  {
         descriptor_t *sd;          descriptor_t *sd;
         UINT32 addr;          UINT32 addr;
   #if defined(IA32_SUPPORT_PREFETCH_QUEUE)
           UINT16 v;
   #endif
   
         sd = &CPU_STAT_SREG(CPU_CS_INDEX);          sd = &CPU_STAT_SREG(CPU_CS_INDEX);
         if (offset <= sd->u.seg.limit - 1) {          if (offset <= sd->u.seg.limit - 1) {
                 addr = CPU_STAT_SREGBASE(CPU_CS_INDEX) + offset;                  addr = sd->u.seg.segbase + offset;
   #if defined(IA32_SUPPORT_PREFETCH_QUEUE)
                   if (CPU_PREFETCHQ_REMAIN <= 0) {
                           cpu_prefetch(addr);
                   }
                   if (CPU_PREFETCHQ_REMAIN >= 2) {
                           return cpu_prefetchq_w(addr);
                   }
   
                   v = cpu_prefetchq(addr);
                   addr++;
                   cpu_prefetch(addr);
                   v += (UINT16)cpu_prefetchq(addr) << 8;
                   return v;
   #else   /* !IA32_SUPPORT_PREFETCH_QUEUE */
                 if (!CPU_STAT_PM)                  if (!CPU_STAT_PM)
                         return cpu_memoryread_w(addr);                          return cpu_memoryread_w(addr);
                 return cpu_lcmemoryread_w(addr);                  return cpu_lcmemoryread_w(addr);
   #endif  /* IA32_SUPPORT_PREFETCH_QUEUE */
         }          }
         EXCEPTION(GP_EXCEPTION, 0);          EXCEPTION(GP_EXCEPTION, 0);
         return 0;       /* compiler happy */          return 0;       /* compiler happy */
Line 271  cpu_codefetch_d(UINT32 offset) Line 382  cpu_codefetch_d(UINT32 offset)
 {  {
         descriptor_t *sd;          descriptor_t *sd;
         UINT32 addr;          UINT32 addr;
   #if defined(IA32_SUPPORT_PREFETCH_QUEUE)
           UINT32 v;
   #endif
   
         sd = &CPU_STAT_SREG(CPU_CS_INDEX);          sd = &CPU_STAT_SREG(CPU_CS_INDEX);
         if (offset <= sd->u.seg.limit - 3) {          if (offset <= sd->u.seg.limit - 3) {
                 addr = CPU_STAT_SREGBASE(CPU_CS_INDEX) + offset;                  addr = sd->u.seg.segbase + offset;
   #if defined(IA32_SUPPORT_PREFETCH_QUEUE)
                   if (CPU_PREFETCHQ_REMAIN <= 0) {
                           cpu_prefetch(addr);
                   }
                   if (CPU_PREFETCHQ_REMAIN >= 4) {
                           return cpu_prefetchq_d(addr);
                   } else {
                           switch (CPU_PREFETCHQ_REMAIN) {
                           case 1:
                                   v = cpu_prefetchq(addr);
                                   addr++;
                                   cpu_prefetch(addr);
                                   v += (UINT32)cpu_prefetchq_3(addr) << 8;
                                   break;
   
                           case 2:
                                   v = cpu_prefetchq_w(addr);
                                   addr += 2;
                                   cpu_prefetch(addr);
                                   v += (UINT32)cpu_prefetchq_w(addr) << 16;
                                   break;
   
                           case 3:
                                   v = cpu_prefetchq_3(addr);
                                   addr += 3;
                                   cpu_prefetch(addr);
                                   v += (UINT32)cpu_prefetchq(addr) << 24;
                                   break;
                           }
                           return v;
                   }
   #else   /* !IA32_SUPPORT_PREFETCH_QUEUE */
                 if (!CPU_STAT_PM)                  if (!CPU_STAT_PM)
                         return cpu_memoryread_d(addr);                          return cpu_memoryread_d(addr);
                 return cpu_lcmemoryread_d(addr);                  return cpu_lcmemoryread_d(addr);
   #endif  /* IA32_SUPPORT_PREFETCH_QUEUE */
         }          }
         EXCEPTION(GP_EXCEPTION, 0);          EXCEPTION(GP_EXCEPTION, 0);
         return 0;       /* compiler happy */          return 0;       /* compiler happy */
Line 328  cpu_vmemoryread(int idx, UINT32 offset) Line 475  cpu_vmemoryread(int idx, UINT32 offset)
                         break;                          break;
                 }                  }
         }          }
         addr = CPU_STAT_SREGBASE(idx) + offset;          addr = sd->u.seg.segbase + offset;
           check_memory_break_point(addr, 1, CPU_DR7_RW_RO);
         if (!CPU_STAT_PM)          if (!CPU_STAT_PM)
                 return cpu_memoryread(addr);                  return cpu_memoryread(addr);
         return cpu_lmemoryread(addr, CPU_STAT_USER_MODE);          return cpu_lmemoryread(addr, CPU_STAT_USER_MODE);
Line 379  cpu_vmemoryread_w(int idx, UINT32 offset Line 527  cpu_vmemoryread_w(int idx, UINT32 offset
                         break;                          break;
                 }                  }
         }           } 
         addr = CPU_STAT_SREGBASE(idx) + offset;          addr = sd->u.seg.segbase + offset;
           check_memory_break_point(addr, 2, CPU_DR7_RW_RO);
         if (!CPU_STAT_PM)          if (!CPU_STAT_PM)
                 return cpu_memoryread_w(addr);                  return cpu_memoryread_w(addr);
         return cpu_lmemoryread_w(addr, CPU_STAT_USER_MODE);          return cpu_lmemoryread_w(addr, CPU_STAT_USER_MODE);
Line 430  cpu_vmemoryread_d(int idx, UINT32 offset Line 579  cpu_vmemoryread_d(int idx, UINT32 offset
                         break;                          break;
                 }                  }
         }          }
         addr = CPU_STAT_SREGBASE(idx) + offset;          addr = sd->u.seg.segbase + offset;
           check_memory_break_point(addr, 4, CPU_DR7_RW_RO);
         if (!CPU_STAT_PM)          if (!CPU_STAT_PM)
                 return cpu_memoryread_d(addr);                  return cpu_memoryread_d(addr);
         return cpu_lmemoryread_d(addr, CPU_STAT_USER_MODE);          return cpu_lmemoryread_d(addr, CPU_STAT_USER_MODE);
Line 482  cpu_vmemorywrite(int idx, UINT32 offset, Line 632  cpu_vmemorywrite(int idx, UINT32 offset,
                         break;                          break;
                 }                  }
         }          }
         addr = CPU_STAT_SREGBASE(idx) + offset;          addr = sd->u.seg.segbase + offset;
           check_memory_break_point(addr, 1, CPU_DR7_RW_RW);
         if (!CPU_STAT_PM) {          if (!CPU_STAT_PM) {
                 /* real mode */                  /* real mode */
                 cpu_memorywrite(addr, val);                  cpu_memorywrite(addr, val);
Line 537  cpu_vmemorywrite_w(int idx, UINT32 offse Line 688  cpu_vmemorywrite_w(int idx, UINT32 offse
                         break;                          break;
                 }                  }
         }          }
         addr = CPU_STAT_SREGBASE(idx) + offset;          addr = sd->u.seg.segbase + offset;
           check_memory_break_point(addr, 2, CPU_DR7_RW_RW);
         if (!CPU_STAT_PM) {          if (!CPU_STAT_PM) {
                 /* real mode */                  /* real mode */
                 cpu_memorywrite_w(addr, val);                  cpu_memorywrite_w(addr, val);
Line 592  cpu_vmemorywrite_d(int idx, UINT32 offse Line 744  cpu_vmemorywrite_d(int idx, UINT32 offse
                         break;                          break;
                 }                  }
         }          }
         addr = CPU_STAT_SREGBASE(idx) + offset;          addr = sd->u.seg.segbase + offset;
           check_memory_break_point(addr, 4, CPU_DR7_RW_RW);
         if (!CPU_STAT_PM) {          if (!CPU_STAT_PM) {
                 /* real mode */                  /* real mode */
                 cpu_memorywrite_d(addr, val);                  cpu_memorywrite_d(addr, val);
Removed from v.1.11  
changed lines
  Added in v.1.13

RetroPC.NET-CVS <cvs@retropc.net>