[BACK]Return to arith.mcr CVS log [TXT] [DIR] Up to [RetroPC.NET] / np2 / i386c / ia32 / instructions

Diff for /np2/i386c/ia32/instructions/arith.mcr between versions 1.5 and 1.6

version 1.5, 2011/12/29 13:32:13 version 1.6, 2012/01/08 19:09:40
Line 62  inst##_Eb(UINT32 op) \ Line 62  inst##_Eb(UINT32 op) \
         } else { \          } else { \
                 CPU_WORKCLOCK(5); \                  CPU_WORKCLOCK(5); \
                 madr = calc_ea_dst(op); \                  madr = calc_ea_dst(op); \
                 cpu_memory_access_va_RMW(CPU_INST_SEGREG_INDEX, madr, inst##1, 0); \                  cpu_vmemory_RMW_b(CPU_INST_SEGREG_INDEX, madr, inst##1, 0); \
         } \          } \
 } \  } \
 \  \
Line 81  inst##_Ew(UINT32 op) \ Line 81  inst##_Ew(UINT32 op) \
         } else { \          } else { \
                 CPU_WORKCLOCK(5); \                  CPU_WORKCLOCK(5); \
                 madr = calc_ea_dst(op); \                  madr = calc_ea_dst(op); \
                 cpu_memory_access_va_RMW_w(CPU_INST_SEGREG_INDEX, madr, inst##2, 0); \                  cpu_vmemory_RMW_w(CPU_INST_SEGREG_INDEX, madr, inst##2, 0); \
         } \          } \
 } \  } \
 \  \
Line 100  inst##_Ed(UINT32 op) \ Line 100  inst##_Ed(UINT32 op) \
         } else { \          } else { \
                 CPU_WORKCLOCK(5); \                  CPU_WORKCLOCK(5); \
                 madr = calc_ea_dst(op); \                  madr = calc_ea_dst(op); \
                 cpu_memory_access_va_RMW_d(CPU_INST_SEGREG_INDEX, madr, inst##4, 0); \                  cpu_vmemory_RMW_d(CPU_INST_SEGREG_INDEX, madr, inst##4, 0); \
         } \          } \
 }  }
   
Line 144  inst##_EbGb(void) \ Line 144  inst##_EbGb(void) \
         } else { \          } else { \
                 CPU_WORKCLOCK(7); \                  CPU_WORKCLOCK(7); \
                 madr = calc_ea_dst(op); \                  madr = calc_ea_dst(op); \
                 cpu_memory_access_va_RMW(CPU_INST_SEGREG_INDEX, madr, inst##1, UINT32_TO_PTR(src)); \                  cpu_vmemory_RMW_b(CPU_INST_SEGREG_INDEX, madr, inst##1, UINT32_TO_PTR(src)); \
         } \          } \
 } \  } \
 \  \
Line 164  inst##_EwGw(void) \ Line 164  inst##_EwGw(void) \
         } else { \          } else { \
                 CPU_WORKCLOCK(7); \                  CPU_WORKCLOCK(7); \
                 madr = calc_ea_dst(op); \                  madr = calc_ea_dst(op); \
                 cpu_memory_access_va_RMW_w(CPU_INST_SEGREG_INDEX, madr, inst##2, UINT32_TO_PTR(src)); \                  cpu_vmemory_RMW_w(CPU_INST_SEGREG_INDEX, madr, inst##2, UINT32_TO_PTR(src)); \
         } \          } \
 } \  } \
 \  \
Line 184  inst##_EdGd(void) \ Line 184  inst##_EdGd(void) \
         } else { \          } else { \
                 CPU_WORKCLOCK(7); \                  CPU_WORKCLOCK(7); \
                 madr = calc_ea_dst(op); \                  madr = calc_ea_dst(op); \
                 cpu_memory_access_va_RMW_d(CPU_INST_SEGREG_INDEX, madr, inst##4, UINT32_TO_PTR(src)); \                  cpu_vmemory_RMW_d(CPU_INST_SEGREG_INDEX, madr, inst##4, UINT32_TO_PTR(src)); \
         } \          } \
 } \  } \
 \  \
Line 274  void CPUCALL \ Line 274  void CPUCALL \
 inst##_EbIb_ext(UINT32 madr, UINT32 src) \  inst##_EbIb_ext(UINT32 madr, UINT32 src) \
 { \  { \
 \  \
         cpu_memory_access_va_RMW(CPU_INST_SEGREG_INDEX, madr, inst##1, UINT32_TO_PTR(src)); \          cpu_vmemory_RMW_b(CPU_INST_SEGREG_INDEX, madr, inst##1, UINT32_TO_PTR(src)); \
 } \  } \
 \  \
 void CPUCALL \  void CPUCALL \
Line 291  void CPUCALL \ Line 291  void CPUCALL \
 inst##_EwIx_ext(UINT32 madr, UINT32 src) \  inst##_EwIx_ext(UINT32 madr, UINT32 src) \
 { \  { \
 \  \
         cpu_memory_access_va_RMW_w(CPU_INST_SEGREG_INDEX, madr, inst##2, UINT32_TO_PTR(src)); \          cpu_vmemory_RMW_w(CPU_INST_SEGREG_INDEX, madr, inst##2, UINT32_TO_PTR(src)); \
 } \  } \
 \  \
 void CPUCALL \  void CPUCALL \
Line 308  void CPUCALL \ Line 308  void CPUCALL \
 inst##_EdIx_ext(UINT32 madr, UINT32 src) \  inst##_EdIx_ext(UINT32 madr, UINT32 src) \
 { \  { \
 \  \
         cpu_memory_access_va_RMW_d(CPU_INST_SEGREG_INDEX, madr, inst##4, UINT32_TO_PTR(src)); \          cpu_vmemory_RMW_d(CPU_INST_SEGREG_INDEX, madr, inst##4, UINT32_TO_PTR(src)); \
 }  }
   
 /* args == 3 */  /* args == 3 */
Line 354  inst##_EbGb(void) \ Line 354  inst##_EbGb(void) \
         } else { \          } else { \
                 CPU_WORKCLOCK(7); \                  CPU_WORKCLOCK(7); \
                 madr = calc_ea_dst(op); \                  madr = calc_ea_dst(op); \
                 cpu_memory_access_va_RMW(CPU_INST_SEGREG_INDEX, madr, inst##1, UINT32_TO_PTR(src)); \                  cpu_vmemory_RMW_b(CPU_INST_SEGREG_INDEX, madr, inst##1, UINT32_TO_PTR(src)); \
         } \          } \
 } \  } \
 \  \
Line 374  inst##_EwGw(void) \ Line 374  inst##_EwGw(void) \
         } else { \          } else { \
                 CPU_WORKCLOCK(7); \                  CPU_WORKCLOCK(7); \
                 madr = calc_ea_dst(op); \                  madr = calc_ea_dst(op); \
                 cpu_memory_access_va_RMW_w(CPU_INST_SEGREG_INDEX, madr, inst##2, UINT32_TO_PTR(src)); \                  cpu_vmemory_RMW_w(CPU_INST_SEGREG_INDEX, madr, inst##2, UINT32_TO_PTR(src)); \
         } \          } \
 } \  } \
 \  \
Line 394  inst##_EdGd(void) \ Line 394  inst##_EdGd(void) \
         } else { \          } else { \
                 CPU_WORKCLOCK(7); \                  CPU_WORKCLOCK(7); \
                 madr = calc_ea_dst(op); \                  madr = calc_ea_dst(op); \
                 cpu_memory_access_va_RMW_d(CPU_INST_SEGREG_INDEX, madr, inst##4, UINT32_TO_PTR(src)); \                  cpu_vmemory_RMW_d(CPU_INST_SEGREG_INDEX, madr, inst##4, UINT32_TO_PTR(src)); \
         } \          } \
 } \  } \
 \  \
Line 484  void CPUCALL \ Line 484  void CPUCALL \
 inst##_EbIb_ext(UINT32 madr, UINT32 src) \  inst##_EbIb_ext(UINT32 madr, UINT32 src) \
 { \  { \
 \  \
         cpu_memory_access_va_RMW(CPU_INST_SEGREG_INDEX, madr, inst##1, UINT32_TO_PTR(src)); \          cpu_vmemory_RMW_b(CPU_INST_SEGREG_INDEX, madr, inst##1, UINT32_TO_PTR(src)); \
 } \  } \
 \  \
 void CPUCALL \  void CPUCALL \
Line 501  void CPUCALL \ Line 501  void CPUCALL \
 inst##_EwIx_ext(UINT32 madr, UINT32 src) \  inst##_EwIx_ext(UINT32 madr, UINT32 src) \
 { \  { \
 \  \
         cpu_memory_access_va_RMW_w(CPU_INST_SEGREG_INDEX, madr, inst##2, UINT32_TO_PTR(src)); \          cpu_vmemory_RMW_w(CPU_INST_SEGREG_INDEX, madr, inst##2, UINT32_TO_PTR(src)); \
 } \  } \
 \  \
 void CPUCALL \  void CPUCALL \
Line 518  void CPUCALL \ Line 518  void CPUCALL \
 inst##_EdIx_ext(UINT32 madr, UINT32 src) \  inst##_EdIx_ext(UINT32 madr, UINT32 src) \
 { \  { \
 \  \
         cpu_memory_access_va_RMW_d(CPU_INST_SEGREG_INDEX, madr, inst##4, UINT32_TO_PTR(src)); \          cpu_vmemory_RMW_d(CPU_INST_SEGREG_INDEX, madr, inst##4, UINT32_TO_PTR(src)); \
 }  }
   
 #endif  /* IA32_CPU_ARITH_MCR__ */  #endif  /* IA32_CPU_ARITH_MCR__ */
Removed from v.1.5  
changed lines
  Added in v.1.6

RetroPC.NET-CVS <cvs@retropc.net>