[BACK]Return to paging.c CVS log [TXT] [DIR] Up to [RetroPC.NET] / np2 / i386c / ia32

Diff for /np2/i386c/ia32/paging.c between versions 1.14 and 1.22

version 1.14, 2004/03/06 12:59:54 version 1.22, 2004/03/24 14:34:23
Line 1 Line 1
 /*      $Id$    */  /*      $Id$    */
   
 /*  /*
  * Copyright (c) 2003 NONAKA Kimihiro   * Copyright (c) 2003-2004 NONAKA Kimihiro
  * All rights reserved.   * All rights reserved.
  *   *
  * Redistribution and use in source and binary forms, with or without   * Redistribution and use in source and binary forms, with or without
Line 184  static const UINT8 page_access_bit[32] = Line 184  static const UINT8 page_access_bit[32] =
  * +- CR3(物理アドレス)   * +- CR3(物理アドレス)
  */   */
   
 static UINT32 paging(UINT32 laddr, int crw, int user_mode);  static UINT32 paging(const UINT32 laddr, const int ucrw);
 #if defined(IA32_SUPPORT_TLB)  #if defined(IA32_SUPPORT_TLB)
 static BOOL tlb_lookup(UINT32 vaddr, int crw, UINT32 *paddr);  static BOOL tlb_lookup(const UINT32 vaddr, const int crw, UINT32 *paddr);
 static void tlb_update(UINT32 laddr, UINT entry, int crw);  static void tlb_update(const UINT32 laddr, const UINT entry, const int crw);
 #endif  #endif
   
   #if defined(IA32_PAGING_EACHSIZE)
 void MEMCALL  UINT8 MEMCALL
 cpu_memory_access_la_region(UINT32 laddr, UINT length, int crw, int user_mode, BYTE *data)  cpu_memory_access_la_RMW_b(UINT32 laddr, UINT32 (*func)(UINT32, void *), void *arg)
 {  {
           const int ucrw = CPU_PAGE_WRITE|CPU_PAGE_DATA|CPU_STAT_USER_MODE;
           UINT32 result, value;
         UINT32 paddr;          UINT32 paddr;
         UINT remain;    /* page remain */  
         UINT r;  
   
         if (length == 0)          paddr = paging(laddr, ucrw);
                 return;          value = cpu_memoryread(paddr);
           result = (*func)(value, arg);
           cpu_memorywrite(paddr, (UINT8)result);
   
           return value;
   }
   
   UINT16 MEMCALL
   cpu_memory_access_la_RMW_w(UINT32 laddr, UINT32 (*func)(UINT32, void *), void *arg)
   {
           const int ucrw = CPU_PAGE_WRITE|CPU_PAGE_DATA|CPU_STAT_USER_MODE;
           UINT32 result, value;
           UINT32 paddr[2];
   
           paddr[0] = paging(laddr, ucrw);
           if ((laddr + 1) & 0x00000fff) {
                   value = cpu_memoryread_w(paddr[0]);
                   result = (*func)(value, arg);
                   cpu_memorywrite_w(paddr[0], (UINT16)result);
           } else {
                   paddr[1] = paging(laddr + 1, ucrw);
                   value = cpu_memoryread_b(paddr[0]);
                   value += (UINT16)cpu_memoryread_b(paddr[1]) << 8;
                   result = (*func)(value, arg);
                   cpu_memorywrite(paddr[0], (UINT8)result);
                   cpu_memorywrite(paddr[1], (UINT8)(result >> 8));
           }
           return value;
   }
   
   UINT32 MEMCALL
   cpu_memory_access_la_RMW_d(UINT32 laddr, UINT32 (*func)(UINT32, void *), void *arg)
   {
           const int ucrw = CPU_PAGE_WRITE|CPU_PAGE_DATA|CPU_STAT_USER_MODE;
           UINT32 result, value;
           UINT32 paddr[2];
           UINT remain;
   
           paddr[0] = paging(laddr, ucrw);
         remain = 0x1000 - (laddr & 0x00000fff);          remain = 0x1000 - (laddr & 0x00000fff);
         for (;;) {          if (remain >= 4) {
                 if (!CPU_STAT_PAGING) {                  value = cpu_memoryread_d(paddr[0]);
                         paddr = laddr;                  result = (*func)(value, arg);
                 } else {                  cpu_memorywrite_d(paddr[0], result);
                         paddr = paging(laddr, crw, user_mode);          } else {
                   paddr[1] = paging(laddr + remain, ucrw);
                   switch (remain) {
                   case 3:
                           value = cpu_memoryread(paddr[0]);
                           value += (UINT32)cpu_memoryread_w(paddr[0] + 1) << 8;
                           value += (UINT32)cpu_memoryread(paddr[1]) << 24;
                           result = (*func)(value, arg);
                           cpu_memorywrite(paddr[0], (UINT8)result);
                           cpu_memorywrite_w(paddr[0] + 1, (UINT16)(result >> 8));
                           cpu_memorywrite(paddr[1], (UINT8)(result >> 24));
                           break;
   
                   case 2:
                           value = cpu_memoryread_w(paddr[0]);
                           value += (UINT32)cpu_memoryread_w(paddr[1]) << 16;
                           result = (*func)(value, arg);
                           cpu_memorywrite_w(paddr[0], (UINT16)result);
                           cpu_memorywrite_w(paddr[1], (UINT16)(result >> 16));
                           break;
   
                   case 1:
                           value = cpu_memoryread(paddr[0]);
                           value += (UINT32)cpu_memoryread_w(paddr[1]) << 8;
                           value += (UINT32)cpu_memoryread(paddr[1] + 2) << 24;
                           result = (*func)(value, arg);
                           cpu_memorywrite(paddr[0], (UINT8)result);
                           cpu_memorywrite_w(paddr[1], (UINT16)(result >> 8));
                           cpu_memorywrite(paddr[1] + 2, (UINT8)(result >> 24));
                           break;
   
                   default:
                           ia32_panic("cpu_memory_access_la_RMW_d(): out of range (remain = %d)\n", remain);
                           value = 0;      /* compiler happy */
                           break;
                 }                  }
           }
           return value;
   }
   
                 r = (remain > length) ? length : remain;  UINT8 MEMCALL
                 if (!(crw & CPU_PAGE_WRITE)) {  cpu_linear_memory_read_b(UINT32 laddr, const int ucrw)
                         cpu_memoryread_region(paddr, data, r);  {
                 } else {          UINT32 addr;
                         cpu_memorywrite_region(paddr, data, r);  
           addr = paging(laddr, ucrw);
           return cpu_memoryread(addr);
   }
   
   UINT16 MEMCALL
   cpu_linear_memory_read_w(UINT32 laddr, const int ucrw)
   {
           UINT32 addr, addr2;
           UINT16 value;
   
           addr = paging(laddr, ucrw);
           if ((laddr + 1) & 0x00000fff) {
                   return cpu_memoryread_w(addr);
           } else {
                   addr2 = paging(laddr + 1, ucrw);
                   value = cpu_memoryread_b(addr);
                   value += (UINT16)cpu_memoryread_b(addr2) << 8;
                   return value;
           }
   }
   
   UINT32 MEMCALL
   cpu_linear_memory_read_d(UINT32 laddr, const int ucrw)
   {
           UINT32 addr, addr2;
           UINT32 value;
           UINT remain;
   
           addr = paging(laddr, ucrw);
           remain = 0x1000 - (laddr & 0x00000fff);
           if (remain >= 4) {
                   return cpu_memoryread_d(addr);
           } else {
                   addr2 = paging(laddr + remain, ucrw);
                   switch (remain) {
                   case 3:
                           value = cpu_memoryread(addr);
                           value += (UINT32)cpu_memoryread_w(addr + 1) << 8;
                           value += (UINT32)cpu_memoryread(addr2) << 24;
                           break;
   
                   case 2:
                           value = cpu_memoryread_w(addr);
                           value += (UINT32)cpu_memoryread_w(addr2) << 16;
                           break;
   
                   case 1:
                           value = cpu_memoryread(addr);
                           value += (UINT32)cpu_memoryread(addr2) << 8;
                           value += (UINT32)cpu_memoryread_w(addr2 + 1) << 16;
                           break;
   
                   default:
                           ia32_panic("cpu_linear_memory_read_d(): out of range (remain = %d)\n", remain);
                           value = 0;      /* compiler happy */
                           break;
                 }                  }
                   return value;
           }
   }
   
                 length -= r;  void MEMCALL
                 if (length == 0)  cpu_linear_memory_write_b(UINT32 laddr, UINT8 value, const int user_mode)
   {
           const int ucrw = CPU_PAGE_WRITE|CPU_PAGE_DATA|user_mode;
           UINT32 addr;
   
           addr = paging(laddr, ucrw);
           cpu_memorywrite(addr, value);
   }
   
   void MEMCALL
   cpu_linear_memory_write_w(UINT32 laddr, UINT16 value, const int user_mode)
   {
           const int ucrw = CPU_PAGE_WRITE|CPU_PAGE_DATA|user_mode;
           UINT32 addr, addr2;
   
           addr = paging(laddr, ucrw);
           if ((laddr + 1) & 0x00000fff) {
                   cpu_memorywrite_w(addr, value);
           } else {
                   addr2 = paging(laddr + 1, ucrw);
                   cpu_memorywrite(addr, (UINT8)value);
                   cpu_memorywrite(addr2, (UINT8)(value >> 8));
           }
   }
   
   void MEMCALL
   cpu_linear_memory_write_d(UINT32 laddr, UINT32 value, const int user_mode)
   {
           const int ucrw = CPU_PAGE_WRITE|CPU_PAGE_DATA|user_mode;
           UINT32 addr, addr2;
           UINT remain;
   
           addr = paging(laddr, ucrw);
           remain = 0x1000 - (laddr & 0x00000fff);
           if (remain >= 4) {
                   cpu_memorywrite_d(addr, value);
           } else {
                   addr2 = paging(laddr + remain, ucrw);
                   switch (remain) {
                   case 3:
                           cpu_memorywrite(addr, (UINT8)value);
                           cpu_memorywrite_w(addr + 1, (UINT16)(value >> 8));
                           cpu_memorywrite(addr2, (UINT8)(value >> 24));
                         break;                          break;
   
                 data += r;                  case 2:
                 laddr += r;                          cpu_memorywrite_w(addr, (UINT16)value);
                 remain -= r;                          cpu_memorywrite_w(addr2, (UINT16)(value >> 16));
                 if (remain <= 0) {                          break;
                         /* next page */  
                         remain += 0x1000;                  case 1:
                           cpu_memorywrite(addr, (UINT8)value);
                           cpu_memorywrite(addr2, (UINT8)(value >> 8));
                           cpu_memorywrite_w(addr2 + 1, (UINT16)(value >> 16));
                           break;
                 }                  }
         }          }
 }  }
   
   #else   /* !IA32_PAGING_EACHSIZE */
   
 UINT32 MEMCALL  UINT32 MEMCALL
 cpu_linear_memory_read(UINT32 laddr, UINT length, int crw, int user_mode)  cpu_memory_access_la_RMW(UINT32 laddr, UINT length, UINT32 (*func)(UINT32, void *), void *arg)
 {  {
         UINT32 value = 0;          const int ucrw = CPU_PAGE_WRITE|CPU_PAGE_DATA|CPU_STAT_USER_MODE;
         UINT32 paddr;          UINT32 result, value;
         UINT remain;    /* page remain */          UINT32 paddr[2];
         UINT r;          UINT remain;
         int shift = 0;  
   
           paddr[0] = paging(laddr, ucrw);
         remain = 0x1000 - (laddr & 0x00000fff);          remain = 0x1000 - (laddr & 0x00000fff);
         for (;;) {          if (remain >= length) {
                 paddr = paging(laddr, crw, user_mode);                  /* fast mode */
                   switch (length) {
                 r = (remain > length) ? length : remain;  
                 switch (r) {  
                 case 4:                  case 4:
                         value = cpu_memoryread_d(paddr);                          value = cpu_memoryread_d(paddr[0]);
                           result = (*func)(value, arg);
                           cpu_memorywrite_d(paddr[0], result);
                         break;                          break;
   
                 case 3:  
                         value += (UINT32)cpu_memoryread(paddr) << shift;  
                         shift += 8;  
                         paddr++;  
                         /*FALLTHROUGH*/  
                 case 2:                  case 2:
                         value += (UINT32)cpu_memoryread_w(paddr) << shift;                          value = cpu_memoryread_w(paddr[0]);
                         shift += 16;                          result = (*func)(value, arg);
                           cpu_memorywrite_w(paddr[0], (UINT16)result);
                         break;                          break;
   
                 case 1:                  case 1:
                         value += (UINT32)cpu_memoryread(paddr) << shift;                          value = cpu_memoryread(paddr[0]);
                         shift += 8;                          result = (*func)(value, arg);
                           cpu_memorywrite(paddr[0], (UINT8)result);
                         break;                          break;
   
                 default:                  default:
                         ia32_panic("cpu_linear_memory_read(): out of range (r = %d)\n", r);                          ia32_panic("cpu_memory_access_la_RMW(): invalid length (length = %d)\n", length);
                           value = 0;      /* compiler happy */
                         break;                          break;
                 }                  }
                   return value;
           }
   
                 length -= r;          /* slow mode */
                 if (length == 0)          paddr[1] = paging(laddr + remain, ucrw);
           switch (remain) {
           case 3:
                   value = cpu_memoryread(paddr[0]);
                   value += (UINT32)cpu_memoryread_w(paddr[0] + 1) << 8;
                   value += (UINT32)cpu_memoryread(paddr[1]) << 24;
                   result = (*func)(value, arg);
                   cpu_memorywrite(paddr[0], (UINT8)result);
                   cpu_memorywrite_w(paddr[0] + 1, (UINT16)(result >> 8));
                   cpu_memorywrite(paddr[1], (UINT8)(result >> 24));
                   break;
   
           case 2:
                   value = cpu_memoryread_w(paddr[0]);
                   value += (UINT32)cpu_memoryread_w(paddr[1]) << 16;
                   result = (*func)(value, arg);
                   cpu_memorywrite_w(paddr[0], (UINT16)result);
                   cpu_memorywrite_w(paddr[1], (UINT16)(result >> 16));
                   break;
   
           case 1:
                   value = cpu_memoryread(paddr[0]);
                   value += (UINT32)cpu_memoryread(paddr[1]) << 8;
                   if (length == 4) {
                           value += (UINT32)cpu_memoryread_w(paddr[1] + 1) << 16;
                   }
                   result = (*func)(value, arg);
                   cpu_memorywrite(paddr[0], (UINT8)result);
                   cpu_memorywrite(paddr[1], (UINT8)(result >> 8));
                   if (length == 4) {
                           cpu_memorywrite_w(paddr[1] + 1, (UINT16)(result >> 16));
                   }
                   break;
   
           default:
                   ia32_panic("cpu_memory_access_la_RMW(): out of range (remain = %d)\n", remain);
                   value = 0;      /* compiler happy */
                   break;
           }
           return value;
   }
   
   UINT32 MEMCALL
   cpu_linear_memory_read(UINT32 laddr, UINT length, const int ucrw)
   {
           UINT32 value;
           UINT32 paddr[2];
           UINT remain;
   
           paddr[0] = paging(laddr, ucrw);
           remain = 0x1000 - (laddr & 0x00000fff);
           if (remain >= length) {
                   /* fast mode */
                   switch (length) {
                   case 4:
                           value = cpu_memoryread_d(paddr[0]);
                         break;                          break;
   
                 laddr += r;                  case 2:
                 remain -= r;                          value = cpu_memoryread_w(paddr[0]);
                 if (remain <= 0) {                          break;
                         /* next page */  
                         remain += 0x1000;                  case 1:
                           value = cpu_memoryread(paddr[0]);
                           break;
   
                   default:
                           ia32_panic("cpu_linear_memory_read(): invalid length (length = %d)\n", length);
                           value = 0;      /* compiler happy */
                           break;
                 }                  }
                   return value;
         }          }
   
           /* slow mode */
           paddr[1] = paging(laddr + remain, ucrw);
           switch (remain) {
           case 3:
                   value = cpu_memoryread(paddr[0]);
                   value += (UINT32)cpu_memoryread_w(paddr[0] + 1) << 8;
                   value += (UINT32)cpu_memoryread(paddr[1]) << 24;
                   break;
   
           case 2:
                   value = cpu_memoryread_w(paddr[0]);
                   value += (UINT32)cpu_memoryread_w(paddr[1]) << 16;
                   break;
   
           case 1:
                   value = cpu_memoryread(paddr[0]);
                   value += (UINT32)cpu_memoryread(paddr[1]) << 8;
                   if (length == 4) {
                           value += (UINT32)cpu_memoryread_w(paddr[1] + 1) << 16;
                   }
                   break;
   
           default:
                   ia32_panic("cpu_linear_memory_read(): out of range (remain = %d)\n", remain);
                   value = 0;      /* compiler happy */
                   break;
           }
         return value;          return value;
 }  }
   
 void MEMCALL  void MEMCALL
 cpu_linear_memory_write(UINT32 laddr, UINT32 value, UINT length, int user_mode)  cpu_linear_memory_write(UINT32 laddr, UINT32 value, UINT length, const int user_mode)
 {  {
         UINT32 paddr;          const int ucrw = CPU_PAGE_WRITE|CPU_PAGE_DATA|user_mode;
         UINT remain;    /* page remain */          UINT32 paddr[2];
         UINT r;          UINT remain;
         int crw = (CPU_PAGE_WRITE|CPU_PAGE_DATA);  
   
           paddr[0] = paging(laddr, ucrw);
         remain = 0x1000 - (laddr & 0x00000fff);          remain = 0x1000 - (laddr & 0x00000fff);
         for (;;) {          if (remain >= length) {
                 paddr = paging(laddr, crw, user_mode);                  /* fast mode */
                   switch (length) {
                 r = (remain > length) ? length : remain;  
                 switch (r) {  
                 case 4:                  case 4:
                         cpu_memorywrite_d(paddr, value);                          cpu_memorywrite_d(paddr[0], value);
                         break;                          break;
   
                 case 3:  
                         cpu_memorywrite(paddr, value & 0xff);  
                         value >>= 8;  
                         paddr++;  
                         /*FALLTHROUGH*/  
                 case 2:                  case 2:
                         cpu_memorywrite_w(paddr, value & 0xffff);                          cpu_memorywrite_w(paddr[0], (UINT16)value);
                         value >>= 16;  
                         break;                          break;
   
                 case 1:                  case 1:
                         cpu_memorywrite(paddr, value & 0xff);                          cpu_memorywrite(paddr[0], (UINT8)value);
                         value >>= 8;  
                         break;                          break;
   
                 default:                  default:
                         ia32_panic("cpu_linear_memory_write(): out of range (r = %d)\n", r);                          ia32_panic("cpu_linear_memory_write(): invalid length (length = %d)\n", length);
                         break;                          break;
                 }                  }
                   return;
           }
   
           /* slow mode */
           paddr[1] = paging(laddr + remain, ucrw);
           switch (remain) {
           case 3:
                   cpu_memorywrite(paddr[0], (UINT8)value);
                   cpu_memorywrite_w(paddr[0] + 1, (UINT16)(value >> 8));
                   cpu_memorywrite(paddr[1], (UINT8)(value >> 24));
                   break;
   
           case 2:
                   cpu_memorywrite_w(paddr[0], (UINT16)value);
                   cpu_memorywrite_w(paddr[1], (UINT16)(value >> 16));
                   break;
   
           case 1:
                   cpu_memorywrite(paddr[0], (UINT8)value);
                   cpu_memorywrite(paddr[1], (UINT8)(value >> 8));
                   if (length == 4) {
                           cpu_memorywrite_w(paddr[1] + 1, (UINT16)(value >> 16));
                   }
                   break;
   
           default:
                   ia32_panic("cpu_linear_memory_write(): out of range (remain = %d)\n", remain);
                   break;
           }
   }
   #endif  /* IA32_PAGING_EACHSIZE */
   
   void MEMCALL
   cpu_memory_access_la_region(UINT32 laddr, UINT length, const int ucrw, BYTE *data)
   {
           UINT32 paddr;
           UINT remain;    /* page remain */
           UINT r;
   
           if (length == 0)
                   return;
   
           remain = 0x1000 - (laddr & 0x00000fff);
           for (;;) {
                   if (!CPU_STAT_PAGING) {
                           paddr = laddr;
                   } else {
                           paddr = paging(laddr, ucrw);
                   }
   
                   r = (remain > length) ? length : remain;
                   if (!(ucrw & CPU_PAGE_WRITE)) {
                           cpu_memoryread_region(paddr, data, r);
                   } else {
                           cpu_memorywrite_region(paddr, data, r);
                   }
   
                 length -= r;                  length -= r;
                 if (length == 0)                  if (length == 0)
                         break;                          break;
   
                   data += r;
                 laddr += r;                  laddr += r;
                 remain -= r;                  remain -= r;
                 if (remain <= 0) {                  if (remain <= 0) {
Line 336  cpu_linear_memory_write(UINT32 laddr, UI Line 655  cpu_linear_memory_write(UINT32 laddr, UI
 }  }
   
 void MEMCALL  void MEMCALL
 paging_check(UINT32 laddr, UINT length, int crw, int user_mode)  paging_check(UINT32 laddr, UINT length, const int ucrw)
 {  {
         UINT32 paddr;          UINT32 paddr;
         UINT remain;    /* page remain */          UINT remain;    /* page remain */
Line 344  paging_check(UINT32 laddr, UINT length,  Line 663  paging_check(UINT32 laddr, UINT length, 
   
         remain = 0x1000 - (laddr & 0x00000fff);          remain = 0x1000 - (laddr & 0x00000fff);
         for (;;) {          for (;;) {
                 paddr = paging(laddr, crw, user_mode);                  paddr = paging(laddr, ucrw);
   
                 r = (remain > length) ? length : remain;                  r = (remain > length) ? length : remain;
   
Line 362  paging_check(UINT32 laddr, UINT length,  Line 681  paging_check(UINT32 laddr, UINT length, 
 }  }
   
 static UINT32  static UINT32
 paging(UINT32 laddr, int crw, int user_mode)  paging(const UINT32 laddr, const int ucrw)
 {  {
         UINT32 paddr;           /* physical address */          UINT32 paddr;           /* physical address */
         UINT32 pde_addr;        /* page directory entry address */          UINT32 pde_addr;        /* page directory entry address */
Line 408  paging(UINT32 laddr, int crw, int user_m Line 727  paging(UINT32 laddr, int crw, int user_m
         /* make physical address */          /* make physical address */
         paddr = (pte & CPU_PTE_BASEADDR_MASK) + (laddr & 0x00000fff);          paddr = (pte & CPU_PTE_BASEADDR_MASK) + (laddr & 0x00000fff);
   
         bit  = crw & CPU_PAGE_WRITE;          bit  = ucrw & CPU_PAGE_WRITE;
         bit |= (pde & pte & (CPU_PTE_WRITABLE|CPU_PTE_USER_MODE));          bit |= (pde & pte & (CPU_PTE_WRITABLE|CPU_PTE_USER_MODE));
         bit |= (user_mode << 3);          bit |= ucrw & CPU_PAGE_USER_MODE;
         bit |= CPU_STAT_WP;          bit |= CPU_STAT_WP;
   
 #if !defined(USE_PAGE_ACCESS_TABLE)  #if !defined(USE_PAGE_ACCESS_TABLE)
Line 427  paging(UINT32 laddr, int crw, int user_m Line 746  paging(UINT32 laddr, int crw, int user_m
                 goto pf_exception;                  goto pf_exception;
         }          }
   
         if ((crw & CPU_PAGE_WRITE) && !(pte & CPU_PTE_DIRTY)) {          if ((ucrw & CPU_PAGE_WRITE) && !(pte & CPU_PTE_DIRTY)) {
                 pte |= CPU_PTE_DIRTY;                  pte |= CPU_PTE_DIRTY;
                 cpu_memorywrite_d(pte_addr, pte);                  cpu_memorywrite_d(pte_addr, pte);
         }          }
   
 #if defined(IA32_SUPPORT_TLB)  #if defined(IA32_SUPPORT_TLB)
         tlb_update(laddr, pte, crw);          tlb_update(laddr, pte, ucrw);
 #endif  /* IA32_SUPPORT_TLB */  #endif  /* IA32_SUPPORT_TLB */
   
         return paddr;          return paddr;
   
 pf_exception:  pf_exception:
         CPU_CR2 = laddr;          CPU_CR2 = laddr;
         err |= ((crw & CPU_PAGE_WRITE) << 1) | (user_mode << 2);          err |= (ucrw & CPU_PAGE_WRITE) << 1;
           err |= (ucrw & CPU_PAGE_USER_MODE) >> 1;
         EXCEPTION(PF_EXCEPTION, err);          EXCEPTION(PF_EXCEPTION, err);
         return 0;       /* compiler happy */          return 0;       /* compiler happy */
 }  }
   
   
 #if defined(IA32_SUPPORT_TLB)  #if defined(IA32_SUPPORT_TLB)
 /*   /* 
  * TLB   * TLB
  */   */
   
 #if defined(IA32_PROFILE_TLB)  #if defined(IA32_PROFILE_TLB)
 /* profiling */  /* profiling */
 typedef struct {  typedef struct {
Line 504  typedef struct { Line 824  typedef struct {
   
 #if CPU_FAMILY == 4  #if CPU_FAMILY == 4
 #define NTLB    1  #define NTLB    1
 #define NENTRY  8  #define NENTRY  (1 << 3)
 #define NWAY    4  #define NWAY    (1 << 2)
   
 #define TLB_ENTRY_SHIFT 12  #define TLB_ENTRY_SHIFT 12
 #define TLB_WAY_SHIFT   14  #define TLB_ENTRY_MASK  (NENTRY - 1)
   #define TLB_WAY_SHIFT   15
   #define TLB_WAY_MASK    (NWAY - 1)
 #endif  #endif
   
 typedef struct {  typedef struct {
Line 543  tlb_flush(BOOL allflush) Line 865  tlb_flush(BOOL allflush)
         for (i = 0; i < NENTRY ; i++) {          for (i = 0; i < NENTRY ; i++) {
                 for (j = 0; j < NWAY; j++) {                  for (j = 0; j < NWAY; j++) {
                         ep = &tlb.entry[i][j];                          ep = &tlb.entry[i][j];
                         if (TLB_IS_VALID(ep) && (allflush || !TLB_IS_GLOBAL(ep))) {                          if (TLB_IS_VALID(ep) && (!TLB_IS_GLOBAL(ep) || allflush)) {
                                 TLB_CLEAR_VALID(ep);                                  TLB_CLEAR_VALID(ep);
                                 PROFILE_INC(tlb_entry_flushes);                                  PROFILE_INC(tlb_entry_flushes);
                         }                          }
Line 573  tlb_flush_page(UINT32 laddr) Line 895  tlb_flush_page(UINT32 laddr)
 }  }
   
 static BOOL  static BOOL
 tlb_lookup(UINT32 laddr, int crw, UINT32 *paddr)  tlb_lookup(const UINT32 laddr, const int crw, UINT32 *paddr)
 {  {
         TLB_ENTRY_T *ep;          TLB_ENTRY_T *ep;
         int idx;          int idx;
Line 599  tlb_lookup(UINT32 laddr, int crw, UINT32 Line 921  tlb_lookup(UINT32 laddr, int crw, UINT32
 }  }
   
 static void  static void
 tlb_update(UINT32 laddr, UINT entry, int crw)  tlb_update(const UINT32 laddr, const UINT entry, const int crw)
 {  {
         TLB_ENTRY_T *ep;          TLB_ENTRY_T *ep;
         int idx;          int idx;
Removed from v.1.14  
changed lines
  Added in v.1.22

RetroPC.NET-CVS <cvs@retropc.net>