[BACK]Return to paging.c CVS log [TXT] [DIR] Up to [RetroPC.NET] / np2 / i386c / ia32

Diff for /np2/i386c/ia32/paging.c between versions 1.24 and 1.25

version 1.24, 2004/03/25 15:08:32 version 1.25, 2004/06/15 13:50:13
Line 186  static const UINT8 page_access_bit[32] = Line 186  static const UINT8 page_access_bit[32] =
   
 static UINT32 MEMCALL paging(const UINT32 laddr, const int ucrw) GCC_ATTR_REGPARM;  static UINT32 MEMCALL paging(const UINT32 laddr, const int ucrw) GCC_ATTR_REGPARM;
 #if defined(IA32_SUPPORT_TLB)  #if defined(IA32_SUPPORT_TLB)
 static BOOL tlb_lookup(const UINT32 vaddr, const int crw, UINT32 *paddr) GCC_ATTR_REGPARM;  static void MEMCALL tlb_update(const UINT32 laddr, const UINT entry, const int ucrw) GCC_ATTR_REGPARM;
 static void tlb_update(const UINT32 laddr, const UINT entry, const int crw) GCC_ATTR_REGPARM;  
 #endif  #endif
   
 #if defined(IA32_PAGING_EACHSIZE)  #if defined(IA32_PAGING_EACHSIZE)
Line 276  cpu_memory_access_la_RMW_d(UINT32 laddr, Line 275  cpu_memory_access_la_RMW_d(UINT32 laddr,
   
                 default:                  default:
                         ia32_panic("cpu_memory_access_la_RMW_d(): out of range (remain = %d)\n", remain);                          ia32_panic("cpu_memory_access_la_RMW_d(): out of range (remain = %d)\n", remain);
                         value = 0;      /* compiler happy */                          return (UINT32)-1;
                         break;  
                 }                  }
         }          }
         return value;          return value;
Line 295  cpu_linear_memory_read_b(UINT32 laddr, c Line 293  cpu_linear_memory_read_b(UINT32 laddr, c
 UINT16 MEMCALL  UINT16 MEMCALL
 cpu_linear_memory_read_w(UINT32 laddr, const int ucrw)  cpu_linear_memory_read_w(UINT32 laddr, const int ucrw)
 {  {
         UINT32 paddr, paddr2;          UINT32 paddr[2];
         UINT16 value;          UINT16 value;
   
         paddr = paging(laddr, ucrw);          paddr[0] = paging(laddr, ucrw);
         if ((laddr + 1) & 0x00000fff) {          if ((laddr + 1) & 0x00000fff) {
                 return cpu_memoryread_w(paddr);                  return cpu_memoryread_w(paddr[0]);
         } else {          } else {
                 paddr2 = paging(laddr + 1, ucrw);                  paddr[1] = paging(laddr + 1, ucrw);
                 value = cpu_memoryread_b(paddr);                  value = cpu_memoryread_b(paddr[0]);
                 value += (UINT16)cpu_memoryread_b(paddr2) << 8;                  value += (UINT16)cpu_memoryread_b(paddr[1]) << 8;
                 return value;                  return value;
         }          }
 }  }
Line 312  cpu_linear_memory_read_w(UINT32 laddr, c Line 310  cpu_linear_memory_read_w(UINT32 laddr, c
 UINT32 MEMCALL  UINT32 MEMCALL
 cpu_linear_memory_read_d(UINT32 laddr, const int ucrw)  cpu_linear_memory_read_d(UINT32 laddr, const int ucrw)
 {  {
         UINT32 paddr, paddr2;          UINT32 paddr[2];
         UINT32 value;          UINT32 value;
         UINT remain;          UINT remain;
   
         paddr = paging(laddr, ucrw);          paddr[0] = paging(laddr, ucrw);
         remain = 0x1000 - (laddr & 0x00000fff);          remain = 0x1000 - (laddr & 0x00000fff);
         if (remain >= 4) {          if (remain >= 4) {
                 return cpu_memoryread_d(paddr);                  return cpu_memoryread_d(paddr[0]);
         } else {          } else {
                 paddr2 = paging(laddr + remain, ucrw);                  paddr[1] = paging(laddr + remain, ucrw);
                 switch (remain) {                  switch (remain) {
                 case 3:                  case 3:
                         value = cpu_memoryread(paddr);                          value = cpu_memoryread(paddr[0]);
                         value += (UINT32)cpu_memoryread_w(paddr + 1) << 8;                          value += (UINT32)cpu_memoryread_w(paddr[0] + 1) << 8;
                         value += (UINT32)cpu_memoryread(paddr2) << 24;                          value += (UINT32)cpu_memoryread(paddr[1]) << 24;
                         break;                          break;
   
                 case 2:                  case 2:
                         value = cpu_memoryread_w(paddr);                          value = cpu_memoryread_w(paddr[0]);
                         value += (UINT32)cpu_memoryread_w(paddr2) << 16;                          value += (UINT32)cpu_memoryread_w(paddr[1]) << 16;
                         break;                          break;
   
                 case 1:                  case 1:
                         value = cpu_memoryread(paddr);                          value = cpu_memoryread(paddr[0]);
                         value += (UINT32)cpu_memoryread(paddr2) << 8;                          value += (UINT32)cpu_memoryread(paddr[1]) << 8;
                         value += (UINT32)cpu_memoryread_w(paddr2 + 1) << 16;                          value += (UINT32)cpu_memoryread_w(paddr[1] + 1) << 16;
                         break;                          break;
   
                 default:                  default:
                         ia32_panic("cpu_linear_memory_read_d(): out of range (remain = %d)\n", remain);                          ia32_panic("cpu_linear_memory_read_d(): out of range (remain = %d)\n", remain);
                         value = 0;      /* compiler happy */                          return (UINT32)-1;
                         break;  
                 }                  }
                 return value;                  return value;
         }          }
Line 363  void MEMCALL Line 360  void MEMCALL
 cpu_linear_memory_write_w(UINT32 laddr, UINT16 value, const int user_mode)  cpu_linear_memory_write_w(UINT32 laddr, UINT16 value, const int user_mode)
 {  {
         const int ucrw = CPU_PAGE_WRITE|CPU_PAGE_DATA|user_mode;          const int ucrw = CPU_PAGE_WRITE|CPU_PAGE_DATA|user_mode;
         UINT32 paddr, paddr2;          UINT32 paddr[2];
   
         paddr = paging(laddr, ucrw);          paddr[0] = paging(laddr, ucrw);
         if ((laddr + 1) & 0x00000fff) {          if ((laddr + 1) & 0x00000fff) {
                 cpu_memorywrite_w(paddr, value);                  cpu_memorywrite_w(paddr[0], value);
         } else {          } else {
                 paddr2 = paging(laddr + 1, ucrw);                  paddr[1] = paging(laddr + 1, ucrw);
                 cpu_memorywrite(paddr, (UINT8)value);                  cpu_memorywrite(paddr[0], (UINT8)value);
                 cpu_memorywrite(paddr2, (UINT8)(value >> 8));                  cpu_memorywrite(paddr[1], (UINT8)(value >> 8));
         }          }
 }  }
   
Line 379  void MEMCALL Line 376  void MEMCALL
 cpu_linear_memory_write_d(UINT32 laddr, UINT32 value, const int user_mode)  cpu_linear_memory_write_d(UINT32 laddr, UINT32 value, const int user_mode)
 {  {
         const int ucrw = CPU_PAGE_WRITE|CPU_PAGE_DATA|user_mode;          const int ucrw = CPU_PAGE_WRITE|CPU_PAGE_DATA|user_mode;
         UINT32 paddr, paddr2;          UINT32 paddr[2];
         UINT remain;          UINT remain;
   
         paddr = paging(laddr, ucrw);          paddr[0] = paging(laddr, ucrw);
         remain = 0x1000 - (laddr & 0x00000fff);          remain = 0x1000 - (laddr & 0x00000fff);
         if (remain >= 4) {          if (remain >= 4) {
                 cpu_memorywrite_d(paddr, value);                  cpu_memorywrite_d(paddr[0], value);
         } else {          } else {
                 paddr2 = paging(laddr + remain, ucrw);                  paddr[1] = paging(laddr + remain, ucrw);
                 switch (remain) {                  switch (remain) {
                 case 3:                  case 3:
                         cpu_memorywrite(paddr, (UINT8)value);                          cpu_memorywrite(paddr[0], (UINT8)value);
                         cpu_memorywrite_w(paddr + 1, (UINT16)(value >> 8));                          cpu_memorywrite_w(paddr[0] + 1, (UINT16)(value >> 8));
                         cpu_memorywrite(paddr2, (UINT8)(value >> 24));                          cpu_memorywrite(paddr[1], (UINT8)(value >> 24));
                         break;                          break;
   
                 case 2:                  case 2:
                         cpu_memorywrite_w(paddr, (UINT16)value);                          cpu_memorywrite_w(paddr[0], (UINT16)value);
                         cpu_memorywrite_w(paddr2, (UINT16)(value >> 16));                          cpu_memorywrite_w(paddr[1], (UINT16)(value >> 16));
                         break;                          break;
   
                 case 1:                  case 1:
                         cpu_memorywrite(paddr, (UINT8)value);                          cpu_memorywrite(paddr[0], (UINT8)value);
                         cpu_memorywrite(paddr2, (UINT8)(value >> 8));                          cpu_memorywrite(paddr[1], (UINT8)(value >> 8));
                         cpu_memorywrite_w(paddr2 + 1, (UINT16)(value >> 16));                          cpu_memorywrite_w(paddr[1] + 1, (UINT16)(value >> 16));
                         break;                          break;
                 }                  }
         }          }
Line 444  cpu_memory_access_la_RMW(UINT32 laddr, U Line 441  cpu_memory_access_la_RMW(UINT32 laddr, U
   
                 default:                  default:
                         ia32_panic("cpu_memory_access_la_RMW(): invalid length (length = %d)\n", length);                          ia32_panic("cpu_memory_access_la_RMW(): invalid length (length = %d)\n", length);
                         value = 0;      /* compiler happy */                          return (UINT32)-1;
                         break;  
                 }                  }
                 return value;                  return value;
         }          }
Line 487  cpu_memory_access_la_RMW(UINT32 laddr, U Line 483  cpu_memory_access_la_RMW(UINT32 laddr, U
   
         default:          default:
                 ia32_panic("cpu_memory_access_la_RMW(): out of range (remain = %d)\n", remain);                  ia32_panic("cpu_memory_access_la_RMW(): out of range (remain = %d)\n", remain);
                 value = 0;      /* compiler happy */                  return (UINT32)-1;
                 break;  
         }          }
         return value;          return value;
 }  }
Line 519  cpu_linear_memory_read(UINT32 laddr, UIN Line 514  cpu_linear_memory_read(UINT32 laddr, UIN
   
                 default:                  default:
                         ia32_panic("cpu_linear_memory_read(): invalid length (length = %d)\n", length);                          ia32_panic("cpu_linear_memory_read(): invalid length (length = %d)\n", length);
                         value = 0;      /* compiler happy */                          return (UINT32)-1;
                         break;  
                 }                  }
                 return value;                  return value;
         }          }
Line 549  cpu_linear_memory_read(UINT32 laddr, UIN Line 543  cpu_linear_memory_read(UINT32 laddr, UIN
   
         default:          default:
                 ia32_panic("cpu_linear_memory_read(): out of range (remain = %d)\n", remain);                  ia32_panic("cpu_linear_memory_read(): out of range (remain = %d)\n", remain);
                 value = 0;      /* compiler happy */                  return (UINT32)-1;
                 break;  
         }          }
         return value;          return value;
 }  }
Line 690  paging(const UINT32 laddr, const int ucr Line 683  paging(const UINT32 laddr, const int ucr
         UINT32 pte;             /* page table entry */          UINT32 pte;             /* page table entry */
         UINT bit;          UINT bit;
         UINT err;          UINT err;
   
 #if defined(IA32_SUPPORT_TLB)  #if defined(IA32_SUPPORT_TLB)
         if (tlb_lookup(laddr, ucrw, &paddr))          TLB_ENTRY_T *ep;
                 return paddr;  
 #endif  /* IA32_SUPPORT_TLB */          ep = tlb_lookup(laddr, ucrw);
           if (ep != NULL)
                   return ep->paddr + (laddr & 0xfff);
   #endif
   
         pde_addr = CPU_STAT_PDE_BASE + ((laddr >> 20) & 0xffc);          pde_addr = CPU_STAT_PDE_BASE + ((laddr >> 20) & 0xffc);
         pde = cpu_memoryread_d(pde_addr);          pde = cpu_memoryread_d(pde_addr);
Line 727  paging(const UINT32 laddr, const int ucr Line 722  paging(const UINT32 laddr, const int ucr
         /* make physical address */          /* make physical address */
         paddr = (pte & CPU_PTE_BASEADDR_MASK) + (laddr & 0x00000fff);          paddr = (pte & CPU_PTE_BASEADDR_MASK) + (laddr & 0x00000fff);
   
         bit  = ucrw & CPU_PAGE_WRITE;          bit  = ucrw & (CPU_PAGE_WRITE|CPU_PAGE_USER_MODE);
         bit |= (pde & pte & (CPU_PTE_WRITABLE|CPU_PTE_USER_MODE));          bit |= (pde & pte & (CPU_PTE_WRITABLE|CPU_PTE_USER_MODE));
         bit |= ucrw & CPU_PAGE_USER_MODE;  
         bit |= CPU_STAT_WP;          bit |= CPU_STAT_WP;
   
 #if !defined(USE_PAGE_ACCESS_TABLE)  #if !defined(USE_PAGE_ACCESS_TABLE)
Line 752  paging(const UINT32 laddr, const int ucr Line 746  paging(const UINT32 laddr, const int ucr
         }          }
   
 #if defined(IA32_SUPPORT_TLB)  #if defined(IA32_SUPPORT_TLB)
         tlb_update(laddr, pte, ucrw);          tlb_update(laddr, pte, (bit & (CPU_PTE_WRITABLE|CPU_PTE_USER_MODE)) + ((ucrw & CPU_PAGE_CODE) >> 1));
 #endif  /* IA32_SUPPORT_TLB */  #endif
   
         return paddr;          return paddr;
   
 pf_exception:  pf_exception:
Line 770  pf_exception: Line 763  pf_exception:
 /*   /* 
  * TLB   * TLB
  */   */
   #define TLB_GET_PADDR(ep, addr) ((ep)->paddr + ((addr) & ~CPU_PTE_BASEADDR_MASK))
   #define TLB_SET_PADDR(ep, addr) ((ep)->paddr = (addr) & CPU_PTE_BASEADDR_MASK)
   
   #define TLB_TAG_SHIFT           TLB_ENTRY_TAG_MAX_SHIFT
   #define TLB_TAG_MASK            (~((1 << TLB_TAG_SHIFT) - 1))
   #define TLB_GET_TAG_ADDR(ep)    ((ep)->tag & TLB_TAG_MASK)
   #define TLB_SET_TAG_ADDR(ep, addr) \
   do { \
           (ep)->tag &= ~TLB_TAG_MASK; \
           (ep)->tag |= (addr) & TLB_TAG_MASK; \
   } while (/*CONSTCOND(*/ 0)
   
   #define TLB_IS_VALID(ep)        ((ep)->tag & TLB_ENTRY_TAG_VALID)
   #define TLB_SET_VALID(ep)       ((ep)->tag = TLB_ENTRY_TAG_VALID)
   #define TLB_SET_INVALID(ep)     ((ep)->tag = 0)
   
   #define TLB_IS_WRITABLE(ep)     ((ep)->tag & CPU_PTE_WRITABLE)
   #define TLB_IS_USERMODE(ep)     ((ep)->tag & CPU_PTE_USER_MODE)
   #define TLB_IS_DIRTY(ep)        ((ep)->tag & TLB_ENTRY_TAG_DIRTY)
   #define TLB_IS_GLOBAL(ep)       ((ep)->tag & TLB_ENTRY_TAG_GLOBAL)
   
   #define TLB_SET_TAG_FLAGS(ep, entry, bit) \
   do { \
           (ep)->tag |= (entry) & (CPU_PTE_GLOBAL_PAGE|CPU_PTE_DIRTY); \
           (ep)->tag |= (bit) & (CPU_PTE_WRITABLE|CPU_PTE_USER_MODE); \
   } while (/*CONSTCOND*/ 0)
   
   #define NTLB            2       /* 0: DTLB, 1: ITLB */
   #define NENTRY          (1 << 6)
   #define TLB_ENTRY_SHIFT 12
   #define TLB_ENTRY_MASK  (NENTRY - 1)
   
   typedef struct {
           TLB_ENTRY_T     entry[NENTRY];
   } TLB_T;
   
   static TLB_T tlb[NTLB];
   
 #if defined(IA32_PROFILE_TLB)  #if defined(IA32_PROFILE_TLB)
 /* profiling */  /* profiling */
 typedef struct {  typedef struct {
Line 790  static TLB_PROFILE_T tlb_profile; Line 821  static TLB_PROFILE_T tlb_profile;
 #endif  /* IA32_PROFILE_TLB */  #endif  /* IA32_PROFILE_TLB */
   
   
 typedef struct {  
         UINT32  tag;    /* linear address */  
 #define TLB_ENTRY_VALID         (1 << 0)  
 #define TLB_ENTRY_GLOBAL        CPU_PTE_GLOBAL_PAGE  
   
         UINT32  paddr;  /* physical address */  
 } TLB_ENTRY_T;  
   
 #define TLB_GET_PADDR(ep, addr) ((ep)->paddr + ((addr) & ~CPU_PTE_BASEADDR_MASK))  
 #define TLB_SET_PADDR(ep, addr) ((ep)->paddr = (addr) & CPU_PTE_BASEADDR_MASK)  
   
 #define TLB_TAG_SHIFT   17  
 #define TLB_TAG_MASK    ~((1 << TLB_TAG_SHIFT) - 1)  
 #define TLB_GET_TAG_ADDR(ep)    ((ep)->tag & TLB_TAG_MASK)  
 #define TLB_SET_TAG_ADDR(ep, addr) \  
         ((ep)->tag = ((addr) & TLB_TAG_MASK) + ((ep)->tag & ~TLB_TAG_MASK))  
   
 #define TLB_IS_VALID(ep)        ((ep)->tag & TLB_ENTRY_VALID)  
 #define TLB_SET_VALID(ep)       ((ep)->tag |= TLB_ENTRY_VALID)  
 #define TLB_CLEAR_VALID(ep)     ((ep)->tag &= ~TLB_ENTRY_VALID)  
   
 #if CPU_FAMILY == 4  
 #define TLB_IS_GLOBAL(ep)       FALSE  
 #define TLB_SET_GLOBAL(ep)      (void)(ep)  
 #define TLB_CLEAR_GLOBAL(ep)    (void)(ep)  
 #else  
 #define TLB_IS_GLOBAL(ep)       ((ep)->tag & TLB_ENTRY_GLOBAL)  
 #define TLB_SET_GLOBAL(ep)      ((ep)->tag |= TLB_ENTRY_GLOBAL)  
 #define TLB_CLEAR_GLOBAL(ep)    ((ep)->tag &= ~TLB_ENTRY_GLOBAL)  
 #endif  
   
   
 #if CPU_FAMILY == 4  
 #define NTLB    1  
 #define NENTRY  (1 << 3)  
 #define NWAY    (1 << 2)  
   
 #define TLB_ENTRY_SHIFT 12  
 #define TLB_ENTRY_MASK  (NENTRY - 1)  
 #define TLB_WAY_SHIFT   15  
 #define TLB_WAY_MASK    (NWAY - 1)  
 #endif  
   
 typedef struct {  
         TLB_ENTRY_T     entry[NENTRY][NWAY];  
 } TLB_T;  
   
 static TLB_T tlb;  
   
   
 void  void
 tlb_init(void)  tlb_init(void)
 {  {
   
         memset(&tlb, 0, sizeof(tlb));          memset(tlb, 0, sizeof(tlb));
 #if defined(IA32_PROFILE_TLB)  #if defined(IA32_PROFILE_TLB)
         memset(&tlb_profile, 0, sizeof(tlb_profile));          memset(tlb_profile, 0, sizeof(tlb_profile));
 #endif  /* IA32_PROFILE_TLB */  #endif  /* IA32_PROFILE_TLB */
 }  }
   
 void  void MEMCALL
 tlb_flush(BOOL allflush)  tlb_flush(BOOL allflush)
 {  {
         TLB_ENTRY_T *ep;          TLB_ENTRY_T *ep;
         int i, j;          int i;
           int n;
   
         if (allflush) {          if (allflush) {
                 PROFILE_INC(tlb_global_flushes);                  PROFILE_INC(tlb_global_flushes);
Line 862  tlb_flush(BOOL allflush) Line 844  tlb_flush(BOOL allflush)
                 PROFILE_INC(tlb_flushes);                  PROFILE_INC(tlb_flushes);
         }          }
   
         for (i = 0; i < NENTRY ; i++) {          for (n = 0; n < NTLB; n++) {
                 for (j = 0; j < NWAY; j++) {                  for (i = 0; i < NENTRY ; i++) {
                         ep = &tlb.entry[i][j];                          ep = &tlb[n].entry[i];
                         if (TLB_IS_VALID(ep) && (!TLB_IS_GLOBAL(ep) || allflush)) {                          if (TLB_IS_VALID(ep) && (allflush || !TLB_IS_GLOBAL(ep))) {
                                 TLB_CLEAR_VALID(ep);                                  TLB_SET_INVALID(ep);
                                 PROFILE_INC(tlb_entry_flushes);                                  PROFILE_INC(tlb_entry_flushes);
                         }                          }
                 }                  }
         }          }
 }  }
   
 void  void MEMCALL
 tlb_flush_page(UINT32 laddr)  tlb_flush_page(UINT32 laddr)
 {  {
         TLB_ENTRY_T *ep;          TLB_ENTRY_T *ep;
         int idx;          int idx;
         int way;          int n;
   
         PROFILE_INC(tlb_flushes);          PROFILE_INC(tlb_flushes);
   
         idx = (laddr >> TLB_ENTRY_SHIFT) & (NENTRY - 1);          idx = (laddr >> TLB_ENTRY_SHIFT) & TLB_ENTRY_MASK;
         way = (laddr >> TLB_WAY_SHIFT) & (NWAY - 1);  
         ep = &tlb.entry[idx][way];  
   
         if (TLB_IS_VALID(ep)) {          for (n = 0; n < NTLB; n++) {
                 if ((laddr & TLB_TAG_MASK) == TLB_GET_TAG_ADDR(ep)) {                  ep = &tlb[n].entry[idx];
                         TLB_CLEAR_VALID(ep);                  if (TLB_IS_VALID(ep)) {
                         return;                          if ((laddr & TLB_TAG_MASK) == TLB_GET_TAG_ADDR(ep)) {
                                   TLB_SET_INVALID(ep);
                                   PROFILE_INC(tlb_entry_flushes);
                           }
                 }                  }
         }          }
 }  }
   
 static BOOL  TLB_ENTRY_T * MEMCALL
 tlb_lookup(const UINT32 laddr, const int crw, UINT32 *paddr)  tlb_lookup(const UINT32 laddr, const int ucrw)
 {  {
         TLB_ENTRY_T *ep;          TLB_ENTRY_T *ep;
           UINT bit;
         int idx;          int idx;
         int way;          int n;
   
         PROFILE_INC(tlb_lookups);          PROFILE_INC(tlb_lookups);
   
         idx = (laddr >> TLB_ENTRY_SHIFT) & (NENTRY - 1);          n = (ucrw & CPU_PAGE_CODE) >> 1;
         way = (laddr >> TLB_WAY_SHIFT) & (NWAY - 1);          idx = (laddr >> TLB_ENTRY_SHIFT) & TLB_ENTRY_MASK;
         ep = &tlb.entry[idx][way];          ep = &tlb[n].entry[idx];
   
         ep = &tlb.entry[idx][way];  
         if (TLB_IS_VALID(ep)) {          if (TLB_IS_VALID(ep)) {
                 if ((laddr & TLB_TAG_MASK) == TLB_GET_TAG_ADDR(ep)) {                  if ((laddr & TLB_TAG_MASK) == TLB_GET_TAG_ADDR(ep)) {
                         *paddr = TLB_GET_PADDR(ep, laddr);                          bit = ucrw & (CPU_PAGE_WRITE|CPU_PAGE_USER_MODE);
                         PROFILE_INC(tlb_hits);                          bit |= ep->tag & (CPU_PTE_WRITABLE|CPU_PTE_USER_MODE);
                         return TRUE;                          bit |= CPU_STAT_WP;
   #if !defined(USE_PAGE_ACCESS_TABLE)
                           if ((page_access & (1 << bit)))
   #else
                           if (page_access_bit[bit])
   #endif
                           {
                                   if (!(ucrw & CPU_PAGE_WRITE) || TLB_IS_DIRTY(ep)) {
                                           PROFILE_INC(tlb_hits);
                                           return ep;
                                   }
                           }
                 }                  }
         }          }
         (void)crw;  
         PROFILE_INC(tlb_misses);          PROFILE_INC(tlb_misses);
         return FALSE;          return NULL;
 }  }
   
 static void  static void MEMCALL
 tlb_update(const UINT32 laddr, const UINT entry, const int crw)  tlb_update(const UINT32 laddr, const UINT entry, const int bit)
 {  {
         TLB_ENTRY_T *ep;          TLB_ENTRY_T *ep;
           UINT32 pos;
         int idx;          int idx;
         int way;          int n;
   
         PROFILE_INC(tlb_updates);          PROFILE_INC(tlb_updates);
   
         idx = (laddr >> TLB_ENTRY_SHIFT) & (NENTRY - 1);          n = bit & 1;
         way = (laddr >> TLB_WAY_SHIFT) & (NWAY - 1);          idx = (laddr >> TLB_ENTRY_SHIFT) & TLB_ENTRY_MASK;
         ep = &tlb.entry[idx][way];          ep = &tlb[n].entry[idx];
   
         TLB_SET_VALID(ep);          TLB_SET_VALID(ep);
 #if CPU_FAMILY >= 5  
         if (entry & CPU_PTE_GLOBAL_PAGE) {  
                 TLB_SET_GLOBAL(ep);  
         }  
 #endif  
         TLB_SET_TAG_ADDR(ep, laddr);          TLB_SET_TAG_ADDR(ep, laddr);
         TLB_SET_PADDR(ep, entry);          TLB_SET_PADDR(ep, entry);
         (void)crw;          TLB_SET_TAG_FLAGS(ep, entry, bit);
   
           if (ep->paddr < CPU_MEMREADMAX) {
                   ep->memp = mem + ep->paddr;
                   return;
           } else if (ep->paddr >= USE_HIMEM) {
                   pos = (ep->paddr & CPU_ADRSMASK) - 0x100000;
                   if (pos < CPU_EXTMEMSIZE) {
                           ep->memp = CPU_EXTMEM + pos;
                           return;
                   }
           }
           ep->memp = NULL;
 }  }
 #endif  /* IA32_SUPPORT_TLB */  #endif  /* IA32_SUPPORT_TLB */
Removed from v.1.24  
changed lines
  Added in v.1.25

RetroPC.NET-CVS <cvs@retropc.net>