[BACK]Return to task.c CVS log [TXT] [DIR] Up to [RetroPC.NET] / np2 / i386c / ia32

Diff for /np2/i386c/ia32/task.c between versions 1.14 and 1.18

version 1.14, 2004/03/02 16:29:16 version 1.18, 2004/03/23 15:29:34
Line 37  load_tr(UINT16 selector) Line 37  load_tr(UINT16 selector)
 {  {
         selector_t task_sel;          selector_t task_sel;
         int rv;          int rv;
   #if defined(IA32_SUPPORT_DEBUG_REGISTER)
           int i;
   #endif
         UINT16 iobase;          UINT16 iobase;
   
         rv = parse_selector(&task_sel, selector);          rv = parse_selector(&task_sel, selector);
Line 62  load_tr(UINT16 selector) Line 65  load_tr(UINT16 selector)
   
         default:          default:
                 EXCEPTION(GP_EXCEPTION, task_sel.idx);                  EXCEPTION(GP_EXCEPTION, task_sel.idx);
                 break;                  return;
         }          }
   
         /* not present */          /* not present */
Line 90  load_tr(UINT16 selector) Line 93  load_tr(UINT16 selector)
         } else {          } else {
                 CPU_STAT_IOLIMIT = 0;                  CPU_STAT_IOLIMIT = 0;
         }          }
   
   #if defined(IA32_SUPPORT_DEBUG_REGISTER)
           /* clear local break point flags */
           CPU_DR7 &= ~(CPU_DR7_L(0)|CPU_DR7_L(1)|CPU_DR7_L(2)|CPU_DR7_L(3)|CPU_DR7_LE);
           CPU_STAT_BP = 0;
           for (i = 0; i < CPU_DEBUG_REG_INDEX_NUM; i++) {
                   if (CPU_DR7 & CPU_DR7_G(i)) {
                           CPU_STAT_BP |= (1 << i);
                   }
           }
   #endif
 }  }
   
 void  void
Line 150  task_switch(selector_t *task_sel, task_s Line 164  task_switch(selector_t *task_sel, task_s
         UINT32 regs[CPU_REG_NUM];          UINT32 regs[CPU_REG_NUM];
         UINT32 eip;          UINT32 eip;
         UINT32 new_flags;          UINT32 new_flags;
         UINT32 mask;  
         UINT32 cr3 = 0;          UINT32 cr3 = 0;
         UINT16 sreg[CPU_SEGREG_NUM];          UINT16 sreg[CPU_SEGREG_NUM];
         UINT16 ldtr;          UINT16 ldtr;
         UINT16 t, iobase;          UINT16 iobase;
           UINT16 t;
   
         selector_t cs_sel;          selector_t cs_sel;
         int rv;          int rv;
Line 163  task_switch(selector_t *task_sel, task_s Line 177  task_switch(selector_t *task_sel, task_s
         UINT32 task_base;       /* new task state */          UINT32 task_base;       /* new task state */
         UINT32 old_flags = REAL_EFLAGREG;          UINT32 old_flags = REAL_EFLAGREG;
         BOOL task16;          BOOL task16;
         UINT nsreg;  
         UINT i;          UINT i;
   
         VERBOSE(("task_switch: start"));          VERBOSE(("task_switch: start"));
Line 176  task_switch(selector_t *task_sel, task_s Line 189  task_switch(selector_t *task_sel, task_s
                         EXCEPTION(TS_EXCEPTION, task_sel->idx);                          EXCEPTION(TS_EXCEPTION, task_sel->idx);
                 }                  }
                 task16 = FALSE;                  task16 = FALSE;
                 nsreg = CPU_SEGREG_NUM;  
                 break;                  break;
   
         case CPU_SYSDESC_TYPE_TSS_16:          case CPU_SYSDESC_TYPE_TSS_16:
Line 185  task_switch(selector_t *task_sel, task_s Line 197  task_switch(selector_t *task_sel, task_s
                         EXCEPTION(TS_EXCEPTION, task_sel->idx);                          EXCEPTION(TS_EXCEPTION, task_sel->idx);
                 }                  }
                 task16 = TRUE;                  task16 = TRUE;
                 nsreg = CPU_SEGREG286_NUM;  
                 break;                  break;
   
         default:          default:
                 ia32_panic("task_switch: descriptor type is invalid.");                  ia32_panic("task_switch: descriptor type is invalid.");
                 task16 = FALSE;         /* compiler happy */                  task16 = FALSE;         /* compiler happy */
                 nsreg = CPU_SEGREG_NUM; /* compiler happy */  
                 break;                  break;
         }          }
   
Line 230  task_switch(selector_t *task_sel, task_s Line 240  task_switch(selector_t *task_sel, task_s
                 for (i = 0; i < CPU_REG_NUM; i++) {                  for (i = 0; i < CPU_REG_NUM; i++) {
                         regs[i] = cpu_kmemoryread_d(task_base + 40 + i * 4);                          regs[i] = cpu_kmemoryread_d(task_base + 40 + i * 4);
                 }                  }
                 for (i = 0; i < nsreg; i++) {                  for (i = 0; i < CPU_SEGREG_NUM; i++) {
                         sreg[i] = cpu_kmemoryread_w(task_base + 72 + i * 4);                          sreg[i] = cpu_kmemoryread_w(task_base + 72 + i * 4);
                 }                  }
                 ldtr = cpu_kmemoryread_w(task_base + 96);                  ldtr = cpu_kmemoryread_w(task_base + 96);
                 t = cpu_kmemoryread_w(task_base + 100);                  t = cpu_kmemoryread_w(task_base + 100);
                 t &= 1;                  if (t & 1) {
                           CPU_STAT_BP_EVENT |= CPU_STAT_BP_EVENT_TASK;
                   }
                 iobase = cpu_kmemoryread_w(task_base + 102);                  iobase = cpu_kmemoryread_w(task_base + 102);
         } else {          } else {
                 eip = cpu_kmemoryread_w(task_base + 14);                  eip = cpu_kmemoryread_w(task_base + 14);
Line 243  task_switch(selector_t *task_sel, task_s Line 255  task_switch(selector_t *task_sel, task_s
                 for (i = 0; i < CPU_REG_NUM; i++) {                  for (i = 0; i < CPU_REG_NUM; i++) {
                         regs[i] = cpu_kmemoryread_w(task_base + 18 + i * 2);                          regs[i] = cpu_kmemoryread_w(task_base + 18 + i * 2);
                 }                  }
                 for (i = 0; i < nsreg; i++) {                  for (i = 0; i < CPU_SEGREG286_NUM; i++) {
                         sreg[i] = cpu_kmemoryread_w(task_base + 34 + i * 2);                          sreg[i] = cpu_kmemoryread_w(task_base + 34 + i * 2);
                 }                  }
                 ldtr = cpu_kmemoryread_w(task_base + 42);                  ldtr = cpu_kmemoryread_w(task_base + 42);
                 t = 0;  
                 iobase = 0;                  iobase = 0;
                   t = 0;
         }          }
   
 #if defined(DEBUG)  #if defined(DEBUG)
         VERBOSE(("task_switch: current task"));          VERBOSE(("task_switch: current task"));
           if (!task16) {
                   VERBOSE(("task_switch: CR3     = 0x%08x", CPU_CR3));
           }
         VERBOSE(("task_switch: eip     = 0x%08x", CPU_EIP));          VERBOSE(("task_switch: eip     = 0x%08x", CPU_EIP));
         VERBOSE(("task_switch: eflags  = 0x%08x", old_flags));          VERBOSE(("task_switch: eflags  = 0x%08x", old_flags));
         for (i = 0; i < CPU_REG_NUM; i++) {          for (i = 0; i < CPU_REG_NUM; i++) {
                 VERBOSE(("task_switch: regs[%d] = 0x%08x", i, CPU_REGS_DWORD(i)));                  VERBOSE(("task_switch: regs[%d] = 0x%08x", i, CPU_REGS_DWORD(i)));
         }          }
         for (i = 0; i < nsreg; i++) {          for (i = 0; i < CPU_SEGREG_NUM; i++) {
                 VERBOSE(("task_switch: sreg[%d] = 0x%04x", i, CPU_REGS_SREG(i)));                  VERBOSE(("task_switch: sreg[%d] = 0x%04x", i, CPU_REGS_SREG(i)));
         }          }
           VERBOSE(("task_switch: ldtr    = 0x%04x", CPU_LDTR));
   
         VERBOSE(("task_switch: new task"));          VERBOSE(("task_switch: new task"));
         if (!task16) {          if (!task16) {
Line 271  task_switch(selector_t *task_sel, task_s Line 287  task_switch(selector_t *task_sel, task_s
         for (i = 0; i < CPU_REG_NUM; i++) {          for (i = 0; i < CPU_REG_NUM; i++) {
                 VERBOSE(("task_switch: regs[%d] = 0x%08x", i, regs[i]));                  VERBOSE(("task_switch: regs[%d] = 0x%08x", i, regs[i]));
         }          }
         for (i = 0; i < nsreg; i++) {          for (i = 0; i < CPU_SEGREG_NUM; i++) {
                 VERBOSE(("task_switch: sreg[%d] = 0x%04x", i, sreg[i]));                  VERBOSE(("task_switch: sreg[%d] = 0x%04x", i, sreg[i]));
         }          }
         VERBOSE(("task_switch: ldtr    = 0x%04x", ldtr));          VERBOSE(("task_switch: ldtr    = 0x%04x", ldtr));
Line 310  task_switch(selector_t *task_sel, task_s Line 326  task_switch(selector_t *task_sel, task_s
                 for (i = 0; i < CPU_REG_NUM; i++) {                  for (i = 0; i < CPU_REG_NUM; i++) {
                         cpu_kmemorywrite_d(cur_base + 40 + i * 4, CPU_REGS_DWORD(i));                          cpu_kmemorywrite_d(cur_base + 40 + i * 4, CPU_REGS_DWORD(i));
                 }                  }
                 for (i = 0; i < nsreg; i++) {                  for (i = 0; i < CPU_SEGREG_NUM; i++) {
                         cpu_kmemorywrite_w(cur_base + 72 + i * 4, CPU_REGS_SREG(i));                          cpu_kmemorywrite_w(cur_base + 72 + i * 4, CPU_REGS_SREG(i));
                 }                  }
         } else {          } else {
Line 319  task_switch(selector_t *task_sel, task_s Line 335  task_switch(selector_t *task_sel, task_s
                 for (i = 0; i < CPU_REG_NUM; i++) {                  for (i = 0; i < CPU_REG_NUM; i++) {
                         cpu_kmemorywrite_w(cur_base + 18 + i * 2, CPU_REGS_WORD(i));                          cpu_kmemorywrite_w(cur_base + 18 + i * 2, CPU_REGS_WORD(i));
                 }                  }
                 for (i = 0; i < nsreg; i++) {                  for (i = 0; i < CPU_SEGREG286_NUM; i++) {
                         cpu_kmemorywrite_w(cur_base + 34 + i * 2, CPU_REGS_SREG(i));                          cpu_kmemorywrite_w(cur_base + 34 + i * 2, CPU_REGS_SREG(i));
                 }                  }
         }          }
Line 335  task_switch(selector_t *task_sel, task_s Line 351  task_switch(selector_t *task_sel, task_s
                 }                  }
         }          }
 #endif  #endif
   
         /* set back link selector */          /* set back link selector */
         switch (type) {          switch (type) {
         case TASK_SWITCH_CALL:          case TASK_SWITCH_CALL:
Line 399  task_switch(selector_t *task_sel, task_s Line 416  task_switch(selector_t *task_sel, task_s
   
         /* set new EIP, GPR */          /* set new EIP, GPR */
         CPU_PREV_EIP = CPU_EIP = eip;          CPU_PREV_EIP = CPU_EIP = eip;
           CPU_PREFETCH_CLEAR();
         for (i = 0; i < CPU_REG_NUM; i++) {          for (i = 0; i < CPU_REG_NUM; i++) {
                 CPU_REGS_DWORD(i) = regs[i];                  CPU_REGS_DWORD(i) = regs[i];
         }          }
Line 408  task_switch(selector_t *task_sel, task_s Line 426  task_switch(selector_t *task_sel, task_s
         }          }
   
         /* set new EFLAGS */          /* set new EFLAGS */
         mask = I_FLAG|IOPL_FLAG|RF_FLAG|VM_FLAG|VIF_FLAG|VIP_FLAG;  #if defined(IA32_DONT_USE_SET_EFLAGS_FUNCTION)
         set_eflags(new_flags, mask);          CPU_EFLAG = new_flags;
           CPU_OV = CPU_FLAG & O_FLAG;
           CPU_TRAP = (CPU_FLAG & (I_FLAG|T_FLAG)) == (I_FLAG|T_FLAG);
           if ((old_flags ^ CPU_EFLAG) & VM_FLAG) {
                   if (CPU_EFLAG & VM_FLAG) {
                           change_vm(1);
                   } else {
                           change_vm(0);
                   }
           }
   #else
           set_eflags(new_flags, I_FLAG|IOPL_FLAG|RF_FLAG|VM_FLAG|VIF_FLAG|VIP_FLAG);
   #endif
   
           /* I/O deny bitmap */
           if (!task16) {
                   if (iobase != 0 && iobase < task_sel->desc.u.seg.limit) {
                           CPU_STAT_IOLIMIT = (UINT16)(task_sel->desc.u.seg.limit - iobase);
                           CPU_STAT_IOADDR = task_sel->desc.u.seg.segbase + iobase;
                   } else {
                           CPU_STAT_IOLIMIT = 0;
                   }
           } else {
                   CPU_STAT_IOLIMIT = 0;
           }
           VERBOSE(("task_switch: ioaddr = %08x, limit = %08x", CPU_STAT_IOADDR, CPU_STAT_IOLIMIT));
   
   #if defined(IA32_SUPPORT_DEBUG_REGISTER)
           /* check resume flag */
           if (CPU_EFLAG & RF_FLAG) {
                   CPU_STAT_BP_EVENT |= CPU_STAT_BP_EVENT_RF;
           }
   
           /* clear local break point flags */
           CPU_DR7 &= ~(CPU_DR7_L(0)|CPU_DR7_L(1)|CPU_DR7_L(2)|CPU_DR7_L(3)|CPU_DR7_LE);
           CPU_STAT_BP = 0;
           for (i = 0; i < CPU_DEBUG_REG_INDEX_NUM; i++) {
                   if (CPU_DR7 & CPU_DR7_G(i)) {
                           CPU_STAT_BP |= (1 << i);
                   }
           }
   #endif
   
         /* load new LDTR */          /* load new LDTR */
         load_ldtr(ldtr, TS_EXCEPTION);          load_ldtr(ldtr, TS_EXCEPTION);
Line 463  task_switch(selector_t *task_sel, task_s Line 522  task_switch(selector_t *task_sel, task_s
                 }                  }
         }          }
   
         /* I/O deny bitmap */  
         if (!task16) {  
                 if (iobase != 0 && iobase < task_sel->desc.u.seg.limit) {  
                         CPU_STAT_IOLIMIT = (UINT16)(task_sel->desc.u.seg.limit - iobase);  
                         CPU_STAT_IOADDR = task_sel->desc.u.seg.segbase + iobase;  
                 } else {  
                         CPU_STAT_IOLIMIT = 0;  
                 }  
         } else {  
                 CPU_STAT_IOLIMIT = 0;  
         }  
         VERBOSE(("task_switch: ioaddr = %08x, limit = %08x", CPU_STAT_IOADDR, CPU_STAT_IOLIMIT));  
   
         /* out of range */          /* out of range */
         if (CPU_EIP > CPU_STAT_CS_LIMIT) {          if (CPU_EIP > CPU_STAT_CS_LIMIT) {
                 VERBOSE(("task_switch: new_ip is out of range. new_ip = %08x, limit = %08x", CPU_EIP, CPU_STAT_CS_LIMIT));                  VERBOSE(("task_switch: new_ip is out of range. new_ip = %08x, limit = %08x", CPU_EIP, CPU_STAT_CS_LIMIT));
Removed from v.1.14  
changed lines
  Added in v.1.18

RetroPC.NET-CVS <cvs@retropc.net>