[BACK]Return to task.c CVS log [TXT] [DIR] Up to [RetroPC.NET] / np2 / i386c / ia32

Diff for /np2/i386c/ia32/task.c between versions 1.30 and 1.35

version 1.30, 2011/12/29 13:32:12 version 1.35, 2012/02/07 08:01:03
Line 69  load_tr(UINT16 selector) Line 69  load_tr(UINT16 selector)
 {  {
         selector_t task_sel;          selector_t task_sel;
         int rv;          int rv;
 #if defined(IA32_SUPPORT_DEBUG_REGISTER)  
         int i;  
 #endif  
         UINT16 iobase;          UINT16 iobase;
   
         rv = parse_selector(&task_sel, selector);          rv = parse_selector(&task_sel, selector);
Line 118  load_tr(UINT16 selector) Line 115  load_tr(UINT16 selector)
         /* I/O deny bitmap */          /* I/O deny bitmap */
         CPU_STAT_IOLIMIT = 0;          CPU_STAT_IOLIMIT = 0;
         if (CPU_TR_DESC.type == CPU_SYSDESC_TYPE_TSS_BUSY_32) {          if (CPU_TR_DESC.type == CPU_SYSDESC_TYPE_TSS_BUSY_32) {
                 if (iobase != 0 && iobase < CPU_TR_DESC.u.seg.limit) {                  if (iobase < CPU_TR_LIMIT) {
                         CPU_STAT_IOLIMIT = (UINT16)(CPU_TR_DESC.u.seg.limit - iobase);                          CPU_STAT_IOLIMIT = (UINT16)(CPU_TR_LIMIT - iobase);
                         CPU_STAT_IOADDR = CPU_TR_DESC.u.seg.segbase + iobase;                          CPU_STAT_IOADDR = CPU_TR_BASE + iobase;
                           VERBOSE(("load_tr: enable ioport control: iobase=0x%04x, base=0x%08x, limit=0x%08x", iobase, CPU_STAT_IOADDR, CPU_STAT_IOLIMIT));
                 }                  }
         }          }
           if (CPU_STAT_IOLIMIT == 0) {
 #if defined(IA32_SUPPORT_DEBUG_REGISTER)                  VERBOSE(("load_tr: disable ioport control."));
         /* clear local break point flags */  
         CPU_DR7 &= ~(CPU_DR7_L(0)|CPU_DR7_L(1)|CPU_DR7_L(2)|CPU_DR7_L(3)|CPU_DR7_LE);  
         CPU_STAT_BP = 0;  
         for (i = 0; i < CPU_DEBUG_REG_INDEX_NUM; i++) {  
                 if (CPU_DR7 & CPU_DR7_G(i)) {  
                         CPU_STAT_BP |= (1 << i);  
                 }  
         }          }
 #endif  
 }  }
   
 void CPUCALL  void CPUCALL
Line 142  get_stack_pointer_from_tss(UINT pl, UINT Line 132  get_stack_pointer_from_tss(UINT pl, UINT
         UINT32 tss_stack_addr;          UINT32 tss_stack_addr;
   
         VERBOSE(("get_stack_pointer_from_tss: pl = %d", pl));          VERBOSE(("get_stack_pointer_from_tss: pl = %d", pl));
         VERBOSE(("CPU_TR type = %d, base = 0x%08x, limit = 0x%08x", CPU_TR_DESC.type, CPU_TR_BASE, CPU_TR_LIMIT));          VERBOSE(("get_stack_pointer_from_tss: CPU_TR type = %d, base = 0x%08x, limit = 0x%08x", CPU_TR_DESC.type, CPU_TR_BASE, CPU_TR_LIMIT));
   
         __ASSERT(pl < 3);          __ASSERT(pl < 3);
   
Line 165  get_stack_pointer_from_tss(UINT pl, UINT Line 155  get_stack_pointer_from_tss(UINT pl, UINT
         } else {          } else {
                 ia32_panic("get_stack_pointer_from_tss: task register is invalid (%d)\n", CPU_TR_DESC.type);                  ia32_panic("get_stack_pointer_from_tss: task register is invalid (%d)\n", CPU_TR_DESC.type);
         }          }
         VERBOSE(("new stack pointer = %04x:%08x", *new_ss, *new_esp));          VERBOSE(("get_stack_pointer_from_tss: new stack pointer = %04x:%08x", *new_ss, *new_esp));
 }  }
   
 UINT16  UINT16
Line 245  task_switch(selector_t *task_sel, task_s Line 235  task_switch(selector_t *task_sel, task_s
         VERBOSE(("task_switch: %dbit task switch", task16 ? 16 : 32));          VERBOSE(("task_switch: %dbit task switch", task16 ? 16 : 32));
   
 #if defined(MORE_DEBUG)  #if defined(MORE_DEBUG)
         {          VERBOSE(("task_switch: new task"));
                 UINT32 v;          for (i = 0; i < task_sel->desc.u.seg.limit; i += 4) {
                   VERBOSE(("task_switch: 0x%08x: %08x", task_base + i,
                 VERBOSE(("task_switch: new task"));                      cpu_memoryread_d(task_paddr + i)));
                 for (i = 0; i < task_sel->desc.u.seg.limit; i += 4) {  
                         v = cpu_memoryread_d(task_paddr + i);  
                         VERBOSE(("task_switch: 0x%08x: %08x", task_base + i,v));  
                 }  
         }          }
 #endif  #endif
   
Line 342  task_switch(selector_t *task_sel, task_s Line 328  task_switch(selector_t *task_sel, task_s
                 break;                  break;
                   
         default:          default:
                 ia32_panic("task_switch(): task switch type is invalid");                  ia32_panic("task_switch: task switch type is invalid");
                 break;                  break;
         }          }
   
Line 351  task_switch(selector_t *task_sel, task_s Line 337  task_switch(selector_t *task_sel, task_s
                 cpu_memorywrite_d(cur_paddr + 32, CPU_EIP);                  cpu_memorywrite_d(cur_paddr + 32, CPU_EIP);
                 cpu_memorywrite_d(cur_paddr + 36, old_flags);                  cpu_memorywrite_d(cur_paddr + 36, old_flags);
                 for (i = 0; i < CPU_REG_NUM; i++) {                  for (i = 0; i < CPU_REG_NUM; i++) {
                         cpu_memorywrite_d(cur_paddr + 40 + i * 4, CPU_REGS_DWORD(i));                          cpu_memorywrite_d(cur_paddr + 40 + i * 4,
                               CPU_REGS_DWORD(i));
                 }                  }
                 for (i = 0; i < CPU_SEGREG_NUM; i++) {                  for (i = 0; i < CPU_SEGREG_NUM; i++) {
                         cpu_memorywrite_w(cur_paddr + 72 + i * 4, CPU_REGS_SREG(i));                          cpu_memorywrite_w(cur_paddr + 72 + i * 4,
                               CPU_REGS_SREG(i));
                 }                  }
         } else {          } else {
                 cpu_memorywrite_w(cur_paddr + 14, CPU_IP);                  cpu_memorywrite_w(cur_paddr + 14, CPU_IP);
                 cpu_memorywrite_w(cur_paddr + 16, (UINT16)old_flags);                  cpu_memorywrite_w(cur_paddr + 16, (UINT16)old_flags);
                 for (i = 0; i < CPU_REG_NUM; i++) {                  for (i = 0; i < CPU_REG_NUM; i++) {
                         cpu_memorywrite_w(cur_paddr + 18 + i * 2, CPU_REGS_WORD(i));                          cpu_memorywrite_w(cur_paddr + 18 + i * 2,
                               CPU_REGS_WORD(i));
                 }                  }
                 for (i = 0; i < CPU_SEGREG286_NUM; i++) {                  for (i = 0; i < CPU_SEGREG286_NUM; i++) {
                         cpu_memorywrite_w(cur_paddr + 34 + i * 2, CPU_REGS_SREG(i));                          cpu_memorywrite_w(cur_paddr + 34 + i * 2,
                               CPU_REGS_SREG(i));
                 }                  }
         }          }
   
Line 381  task_switch(selector_t *task_sel, task_s Line 371  task_switch(selector_t *task_sel, task_s
                 break;                  break;
   
         default:          default:
                 ia32_panic("task_switch(): task switch type is invalid");                  ia32_panic("task_switch: task switch type is invalid");
                 break;                  break;
         }          }
   
 #if defined(MORE_DEBUG)  #if defined(MORE_DEBUG)
         {          VERBOSE(("task_switch: current task"));
                 UINT32 v;          for (i = 0; i < CPU_TR_LIMIT; i += 4) {
                   v = cpu_memoryread_d(cur_paddr + i);
                 VERBOSE(("task_switch: current task"));                  VERBOSE(("task_switch: 0x%08x: %08x", cur_base + i,
                 for (i = 0; i < CPU_TR_LIMIT; i += 4) {                      cpu_memoryread_d(cur_paddr + i)));
                         v = cpu_memoryread_d(cur_paddr + i);  
                         VERBOSE(("task_switch: 0x%08x: %08x", cur_base + i, v));  
                 }  
         }          }
 #endif  #endif
   
Line 423  task_switch(selector_t *task_sel, task_s Line 410  task_switch(selector_t *task_sel, task_s
                 break;                  break;
   
         default:          default:
                 ia32_panic("task_switch(): task switch type is invalid");                  ia32_panic("task_switch: task switch type is invalid");
                 break;                  break;
         }          }
   
Line 467  task_switch(selector_t *task_sel, task_s Line 454  task_switch(selector_t *task_sel, task_s
                 CPU_STAT_IOLIMIT = (UINT16)(CPU_TR_DESC.u.seg.limit - iobase);                  CPU_STAT_IOLIMIT = (UINT16)(CPU_TR_DESC.u.seg.limit - iobase);
                 CPU_STAT_IOADDR = task_base + iobase;                  CPU_STAT_IOADDR = task_base + iobase;
         }          }
         VERBOSE(("task_switch: ioaddr = %08x, limit = %08x", CPU_STAT_IOADDR, CPU_STAT_IOLIMIT));          VERBOSE(("task_switch: ioaddr = %08x, limit = %08x", CPU_STAT_IOADDR,
               CPU_STAT_IOLIMIT));
 #if defined(IA32_SUPPORT_DEBUG_REGISTER)  
         /* check resume flag */  
         if (CPU_EFLAG & RF_FLAG) {  
                 CPU_STAT_BP_EVENT |= CPU_STAT_BP_EVENT_RF;  
         }  
   
         /* clear local break point flags */  
         CPU_DR7 &= ~(CPU_DR7_L(0)|CPU_DR7_L(1)|CPU_DR7_L(2)|CPU_DR7_L(3)|CPU_DR7_LE);  
         CPU_STAT_BP = 0;  
         for (i = 0; i < CPU_DEBUG_REG_INDEX_NUM; i++) {  
                 if (CPU_DR7 & CPU_DR7_G(i)) {  
                         CPU_STAT_BP |= (1 << i);  
                 }  
         }  
 #endif  
   
         /* set new EFLAGS */          /* set new EFLAGS */
         set_eflags(new_flags, I_FLAG|IOPL_FLAG|RF_FLAG|VM_FLAG|VIF_FLAG|VIP_FLAG);          set_eflags(new_flags, I_FLAG|IOPL_FLAG|RF_FLAG|VM_FLAG|VIF_FLAG|VIP_FLAG);
   
         /* set new segment register */          /* set new segment register */
         if (!CPU_STAT_VM86) {          if (!CPU_STAT_VM86) {
                   /* load CS */
                   rv = parse_selector(&cs_sel, sreg[CPU_CS_INDEX]);
                   if (rv < 0) {
                           VERBOSE(("task_switch: load CS failure (sel = 0x%04x, rv = %d)", sreg[CPU_CS_INDEX], rv));
                           EXCEPTION(TS_EXCEPTION, cs_sel.idx);
                   }
   
                   /* CS must be code segment */
                   if (SEG_IS_SYSTEM(&cs_sel.desc) || SEG_IS_DATA(&cs_sel.desc)) {
                           EXCEPTION(TS_EXCEPTION, cs_sel.idx);
                   }
   
                   /* check privilege level */
                   if (!SEG_IS_CONFORMING_CODE(&cs_sel.desc)) {
                           /* non-confirming code segment */
                           if (cs_sel.desc.dpl != cs_sel.rpl) {
                                   EXCEPTION(TS_EXCEPTION, cs_sel.idx);
                           }
                   } else {
                           /* conforming code segment */
                           if (cs_sel.desc.dpl > cs_sel.rpl) {
                                   EXCEPTION(TS_EXCEPTION, cs_sel.idx);
                           }
                   }
   
                   /* code segment is not present */
                   rv = selector_is_not_present(&cs_sel);
                   if (rv < 0) {
                           EXCEPTION(NP_EXCEPTION, cs_sel.idx);
                   }
   
                 /* load SS */                  /* load SS */
                 rv = parse_selector(&ss_sel, sreg[CPU_SS_INDEX]);                  rv = parse_selector(&ss_sel, sreg[CPU_SS_INDEX]);
                 if (rv < 0) {                  if (rv < 0) {
Line 525  task_switch(selector_t *task_sel, task_s Line 528  task_switch(selector_t *task_sel, task_s
                 LOAD_SEGREG1(CPU_FS_INDEX, sreg[CPU_FS_INDEX], TS_EXCEPTION);                  LOAD_SEGREG1(CPU_FS_INDEX, sreg[CPU_FS_INDEX], TS_EXCEPTION);
                 LOAD_SEGREG1(CPU_GS_INDEX, sreg[CPU_GS_INDEX], TS_EXCEPTION);                  LOAD_SEGREG1(CPU_GS_INDEX, sreg[CPU_GS_INDEX], TS_EXCEPTION);
   
                 /* load CS */  
                 rv = parse_selector(&cs_sel, sreg[CPU_CS_INDEX]);  
                 if (rv < 0) {  
                         VERBOSE(("task_switch: load CS failure (sel = 0x%04x, rv = %d)", sreg[CPU_CS_INDEX], rv));  
                         EXCEPTION(TS_EXCEPTION, cs_sel.idx);  
                 }  
   
                 /* CS must be code segment */  
                 if (SEG_IS_SYSTEM(&cs_sel.desc) || SEG_IS_DATA(&cs_sel.desc)) {  
                         EXCEPTION(TS_EXCEPTION, cs_sel.idx);  
                 }  
   
                 /* check privilege level */  
                 if (!SEG_IS_CONFORMING_CODE(&cs_sel.desc)) {  
                         /* non-confirming code segment */  
                         if (cs_sel.desc.dpl != cs_sel.rpl) {  
                                 EXCEPTION(TS_EXCEPTION, cs_sel.idx);  
                         }  
                 } else {  
                         /* conforming code segment */  
                         if (cs_sel.desc.dpl > cs_sel.rpl) {  
                                 EXCEPTION(TS_EXCEPTION, cs_sel.idx);  
                         }  
                 }  
   
                 /* code segment is not present */  
                 rv = selector_is_not_present(&cs_sel);  
                 if (rv < 0) {  
                         EXCEPTION(NP_EXCEPTION, cs_sel.idx);  
                 }  
   
                 /* Now loading CS register */                  /* Now loading CS register */
                 load_cs(cs_sel.selector, &cs_sel.desc, cs_sel.rpl);                  load_cs(cs_sel.selector, &cs_sel.desc, cs_sel.rpl);
         }          }
Removed from v.1.30  
changed lines
  Added in v.1.35

RetroPC.NET-CVS <cvs@retropc.net>