[BACK]Return to task.c CVS log [TXT] [DIR] Up to [RetroPC.NET] / np2 / i386c / ia32

Diff for /np2/i386c/ia32/task.c between versions 1.33 and 1.37

version 1.33, 2012/01/08 11:36:06 version 1.37, 2012/02/07 08:14:07
Line 44  set_task_busy(UINT16 selector) Line 44  set_task_busy(UINT16 selector)
                 h |= CPU_TSS_H_BUSY;                  h |= CPU_TSS_H_BUSY;
                 cpu_kmemorywrite_d(addr + 4, h);                  cpu_kmemorywrite_d(addr + 4, h);
         } else {          } else {
                 ia32_panic("set_task_busy: already busy(%04x:%08x)",selector,h);                  ia32_panic("set_task_busy: already busy(%04x:%08x)",
                       selector, h);
         }          }
 }  }
   
Line 60  set_task_free(UINT16 selector) Line 61  set_task_free(UINT16 selector)
                 h &= ~CPU_TSS_H_BUSY;                  h &= ~CPU_TSS_H_BUSY;
                 cpu_kmemorywrite_d(addr + 4, h);                  cpu_kmemorywrite_d(addr + 4, h);
         } else {          } else {
                 ia32_panic("set_task_free: already free(%04x:%08x)",selector,h);                  ia32_panic("set_task_free: already free(%04x:%08x)",
                       selector, h);
         }          }
 }  }
   
Line 115  load_tr(UINT16 selector) Line 117  load_tr(UINT16 selector)
         /* I/O deny bitmap */          /* I/O deny bitmap */
         CPU_STAT_IOLIMIT = 0;          CPU_STAT_IOLIMIT = 0;
         if (CPU_TR_DESC.type == CPU_SYSDESC_TYPE_TSS_BUSY_32) {          if (CPU_TR_DESC.type == CPU_SYSDESC_TYPE_TSS_BUSY_32) {
                 if (iobase != 0 && iobase < CPU_TR_DESC.u.seg.limit) {                  if (iobase < CPU_TR_LIMIT) {
                         CPU_STAT_IOLIMIT = (UINT16)(CPU_TR_DESC.u.seg.limit - iobase);                          CPU_STAT_IOLIMIT = (UINT16)(CPU_TR_LIMIT - iobase);
                         CPU_STAT_IOADDR = CPU_TR_DESC.u.seg.segbase + iobase;                          CPU_STAT_IOADDR = CPU_TR_BASE + iobase;
                           VERBOSE(("load_tr: enable ioport control: iobase=0x%04x, base=0x%08x, limit=0x%08x", iobase, CPU_STAT_IOADDR, CPU_STAT_IOLIMIT));
                 }                  }
         }          }
           if (CPU_STAT_IOLIMIT == 0) {
                   VERBOSE(("load_tr: disable ioport control."));
           }
 }  }
   
 void CPUCALL  void CPUCALL
Line 151  get_stack_pointer_from_tss(UINT pl, UINT Line 157  get_stack_pointer_from_tss(UINT pl, UINT
         } else {          } else {
                 ia32_panic("get_stack_pointer_from_tss: task register is invalid (%d)\n", CPU_TR_DESC.type);                  ia32_panic("get_stack_pointer_from_tss: task register is invalid (%d)\n", CPU_TR_DESC.type);
         }          }
         VERBOSE(("get_stack_pointer_from_tss: new stack pointer = %04x:%08x", *new_ss, *new_esp));          VERBOSE(("get_stack_pointer_from_tss: new stack pointer = %04x:%08x",
               *new_ss, *new_esp));
 }  }
   
 UINT16  UINT16
Line 172  get_backlink_selector_from_tss(void) Line 179  get_backlink_selector_from_tss(void)
         }          }
   
         backlink = cpu_kmemoryread_w(CPU_TR_BASE);          backlink = cpu_kmemoryread_w(CPU_TR_BASE);
         VERBOSE(("get_backlink_selector_from_tss: backlink selector = 0x%04x", backlink));          VERBOSE(("get_backlink_selector_from_tss: backlink selector = 0x%04x",
               backlink));
         return backlink;          return backlink;
 }  }
   
Line 226  task_switch(selector_t *task_sel, task_s Line 234  task_switch(selector_t *task_sel, task_s
         cur_paddr = laddr_to_paddr(cur_base, CPU_PAGE_WRITE_DATA|CPU_MODE_SUPERVISER);          cur_paddr = laddr_to_paddr(cur_base, CPU_PAGE_WRITE_DATA|CPU_MODE_SUPERVISER);
         task_base = task_sel->desc.u.seg.segbase;          task_base = task_sel->desc.u.seg.segbase;
         task_paddr = laddr_to_paddr(task_base, CPU_PAGE_WRITE_DATA|CPU_MODE_SUPERVISER);          task_paddr = laddr_to_paddr(task_base, CPU_PAGE_WRITE_DATA|CPU_MODE_SUPERVISER);
         VERBOSE(("task_switch: current task (%04x) = 0x%08x:%08x", CPU_TR, cur_base, CPU_TR_LIMIT));          VERBOSE(("task_switch: current task (%04x) = 0x%08x:%08x (p0x%08x)",
         VERBOSE(("task_switch: new task (%04x) = 0x%08x:%08x", task_sel->selector, task_base, task_sel->desc.u.seg.limit));              CPU_TR, cur_base, CPU_TR_LIMIT, cur_paddr));
           VERBOSE(("task_switch: new task (%04x) = 0x%08x:%08x (p0x%08x)",
               task_sel->selector, task_base, task_sel->desc.u.seg.limit,
               task_paddr));
         VERBOSE(("task_switch: %dbit task switch", task16 ? 16 : 32));          VERBOSE(("task_switch: %dbit task switch", task16 ? 16 : 32));
   
 #if defined(MORE_DEBUG)  #if defined(MORE_DEBUG)
         {          VERBOSE(("task_switch: new task"));
                 UINT32 v;          for (i = 0; i < task_sel->desc.u.seg.limit; i += 4) {
                   VERBOSE(("task_switch: 0x%08x: %08x", task_base + i,
                 VERBOSE(("task_switch: new task"));                      cpu_memoryread_d(task_paddr + i)));
                 for (i = 0; i < task_sel->desc.u.seg.limit; i += 4) {  
                         v = cpu_memoryread_d(task_paddr + i);  
                         VERBOSE(("task_switch: 0x%08x: %08x", task_base + i,v));  
                 }  
         }          }
 #endif  #endif
   
Line 328  task_switch(selector_t *task_sel, task_s Line 335  task_switch(selector_t *task_sel, task_s
                 break;                  break;
                   
         default:          default:
                 ia32_panic("task_switch(): task switch type is invalid");                  ia32_panic("task_switch: task switch type is invalid");
                 break;                  break;
         }          }
   
Line 337  task_switch(selector_t *task_sel, task_s Line 344  task_switch(selector_t *task_sel, task_s
                 cpu_memorywrite_d(cur_paddr + 32, CPU_EIP);                  cpu_memorywrite_d(cur_paddr + 32, CPU_EIP);
                 cpu_memorywrite_d(cur_paddr + 36, old_flags);                  cpu_memorywrite_d(cur_paddr + 36, old_flags);
                 for (i = 0; i < CPU_REG_NUM; i++) {                  for (i = 0; i < CPU_REG_NUM; i++) {
                         cpu_memorywrite_d(cur_paddr + 40 + i * 4, CPU_REGS_DWORD(i));                          cpu_memorywrite_d(cur_paddr + 40 + i * 4,
                               CPU_REGS_DWORD(i));
                 }                  }
                 for (i = 0; i < CPU_SEGREG_NUM; i++) {                  for (i = 0; i < CPU_SEGREG_NUM; i++) {
                         cpu_memorywrite_w(cur_paddr + 72 + i * 4, CPU_REGS_SREG(i));                          cpu_memorywrite_w(cur_paddr + 72 + i * 4,
                               CPU_REGS_SREG(i));
                 }                  }
         } else {          } else {
                 cpu_memorywrite_w(cur_paddr + 14, CPU_IP);                  cpu_memorywrite_w(cur_paddr + 14, CPU_IP);
                 cpu_memorywrite_w(cur_paddr + 16, (UINT16)old_flags);                  cpu_memorywrite_w(cur_paddr + 16, (UINT16)old_flags);
                 for (i = 0; i < CPU_REG_NUM; i++) {                  for (i = 0; i < CPU_REG_NUM; i++) {
                         cpu_memorywrite_w(cur_paddr + 18 + i * 2, CPU_REGS_WORD(i));                          cpu_memorywrite_w(cur_paddr + 18 + i * 2,
                               CPU_REGS_WORD(i));
                 }                  }
                 for (i = 0; i < CPU_SEGREG286_NUM; i++) {                  for (i = 0; i < CPU_SEGREG286_NUM; i++) {
                         cpu_memorywrite_w(cur_paddr + 34 + i * 2, CPU_REGS_SREG(i));                          cpu_memorywrite_w(cur_paddr + 34 + i * 2,
                               CPU_REGS_SREG(i));
                 }                  }
         }          }
   
Line 367  task_switch(selector_t *task_sel, task_s Line 378  task_switch(selector_t *task_sel, task_s
                 break;                  break;
   
         default:          default:
                 ia32_panic("task_switch(): task switch type is invalid");                  ia32_panic("task_switch: task switch type is invalid");
                 break;                  break;
         }          }
   
 #if defined(MORE_DEBUG)  #if defined(MORE_DEBUG)
         {          VERBOSE(("task_switch: current task"));
                 UINT32 v;          for (i = 0; i < CPU_TR_LIMIT; i += 4) {
                   VERBOSE(("task_switch: 0x%08x: %08x", cur_base + i,
                 VERBOSE(("task_switch: current task"));                      cpu_memoryread_d(cur_paddr + i)));
                 for (i = 0; i < CPU_TR_LIMIT; i += 4) {  
                         v = cpu_memoryread_d(cur_paddr + i);  
                         VERBOSE(("task_switch: 0x%08x: %08x", cur_base + i, v));  
                 }  
         }          }
 #endif  #endif
   
Line 409  task_switch(selector_t *task_sel, task_s Line 416  task_switch(selector_t *task_sel, task_s
                 break;                  break;
   
         default:          default:
                 ia32_panic("task_switch(): task switch type is invalid");                  ia32_panic("task_switch: task switch type is invalid");
                 break;                  break;
         }          }
   
Line 453  task_switch(selector_t *task_sel, task_s Line 460  task_switch(selector_t *task_sel, task_s
                 CPU_STAT_IOLIMIT = (UINT16)(CPU_TR_DESC.u.seg.limit - iobase);                  CPU_STAT_IOLIMIT = (UINT16)(CPU_TR_DESC.u.seg.limit - iobase);
                 CPU_STAT_IOADDR = task_base + iobase;                  CPU_STAT_IOADDR = task_base + iobase;
         }          }
         VERBOSE(("task_switch: ioaddr = %08x, limit = %08x", CPU_STAT_IOADDR, CPU_STAT_IOLIMIT));          VERBOSE(("task_switch: ioaddr = %08x, limit = %08x", CPU_STAT_IOADDR,
               CPU_STAT_IOLIMIT));
   
         /* set new EFLAGS */          /* set new EFLAGS */
         set_eflags(new_flags, I_FLAG|IOPL_FLAG|RF_FLAG|VM_FLAG|VIF_FLAG|VIP_FLAG);          set_eflags(new_flags, I_FLAG|IOPL_FLAG|RF_FLAG|VM_FLAG|VIF_FLAG|VIP_FLAG);
Removed from v.1.33  
changed lines
  Added in v.1.37

RetroPC.NET-CVS <cvs@retropc.net>