[BACK]Return to task.c CVS log [TXT] [DIR] Up to [RetroPC.NET] / np2 / i386c / ia32

Diff for /np2/i386c/ia32/task.c between versions 1.26 and 1.34

version 1.26, 2011/12/17 02:08:04 version 1.34, 2012/01/08 18:26:55
Line 32 Line 32
 #define TSS_32_SIZE     104  #define TSS_32_SIZE     104
 #define TSS_32_LIMIT    (TSS_32_SIZE - 1)  #define TSS_32_LIMIT    (TSS_32_SIZE - 1)
   
 static void  static void CPUCALL
 set_task_busy(UINT16 selector)  set_task_busy(UINT16 selector)
 {  {
         UINT32 addr;          UINT32 addr;
Line 48  set_task_busy(UINT16 selector) Line 48  set_task_busy(UINT16 selector)
         }          }
 }  }
   
 static void  static void CPUCALL
 set_task_free(UINT16 selector)  set_task_free(UINT16 selector)
 {  {
         UINT32 addr;          UINT32 addr;
Line 64  set_task_free(UINT16 selector) Line 64  set_task_free(UINT16 selector)
         }          }
 }  }
   
 void  void CPUCALL
 load_tr(UINT16 selector)  load_tr(UINT16 selector)
 {  {
         selector_t task_sel;          selector_t task_sel;
         int rv;          int rv;
 #if defined(IA32_SUPPORT_DEBUG_REGISTER)  
         int i;  
 #endif  
         UINT16 iobase;          UINT16 iobase;
   
         rv = parse_selector(&task_sel, selector);          rv = parse_selector(&task_sel, selector);
Line 118  load_tr(UINT16 selector) Line 115  load_tr(UINT16 selector)
         /* I/O deny bitmap */          /* I/O deny bitmap */
         CPU_STAT_IOLIMIT = 0;          CPU_STAT_IOLIMIT = 0;
         if (CPU_TR_DESC.type == CPU_SYSDESC_TYPE_TSS_BUSY_32) {          if (CPU_TR_DESC.type == CPU_SYSDESC_TYPE_TSS_BUSY_32) {
                 if (iobase != 0 && iobase < CPU_TR_DESC.u.seg.limit) {                  if (iobase < CPU_TR_LIMIT) {
                         CPU_STAT_IOLIMIT = (UINT16)(CPU_TR_DESC.u.seg.limit - iobase);                          CPU_STAT_IOLIMIT = (UINT16)(CPU_TR_LIMIT - iobase);
                         CPU_STAT_IOADDR = CPU_TR_DESC.u.seg.segbase + iobase;                          CPU_STAT_IOADDR = CPU_TR_BASE + iobase;
                           VERBOSE(("load_tr: enable ioport control: iobase=0x%04x, base=0x%08x, limit=0x%08x", iobase, CPU_STAT_IOADDR, CPU_STAT_IOLIMIT));
                 }                  }
         }          }
           if (CPU_STAT_IOLIMIT == 0) {
 #if defined(IA32_SUPPORT_DEBUG_REGISTER)                  VERBOSE(("load_tr: disable ioport control."));
         /* clear local break point flags */  
         CPU_DR7 &= ~(CPU_DR7_L(0)|CPU_DR7_L(1)|CPU_DR7_L(2)|CPU_DR7_L(3)|CPU_DR7_LE);  
         CPU_STAT_BP = 0;  
         for (i = 0; i < CPU_DEBUG_REG_INDEX_NUM; i++) {  
                 if (CPU_DR7 & CPU_DR7_G(i)) {  
                         CPU_STAT_BP |= (1 << i);  
                 }  
         }          }
 #endif  
 }  }
   
 void  void CPUCALL
 get_stack_pointer_from_tss(UINT pl, UINT16 *new_ss, UINT32 *new_esp)  get_stack_pointer_from_tss(UINT pl, UINT16 *new_ss, UINT32 *new_esp)
 {  {
         UINT32 tss_stack_addr;          UINT32 tss_stack_addr;
   
         VERBOSE(("get_stack_pointer_from_tss: pl = %d", pl));          VERBOSE(("get_stack_pointer_from_tss: pl = %d", pl));
         VERBOSE(("CPU_TR type = %d, base = 0x%08x, limit = 0x%08x", CPU_TR_DESC.type, CPU_TR_BASE, CPU_TR_LIMIT));          VERBOSE(("get_stack_pointer_from_tss: CPU_TR type = %d, base = 0x%08x, limit = 0x%08x", CPU_TR_DESC.type, CPU_TR_BASE, CPU_TR_LIMIT));
   
         __ASSERT(pl < 3);          __ASSERT(pl < 3);
   
Line 165  get_stack_pointer_from_tss(UINT pl, UINT Line 155  get_stack_pointer_from_tss(UINT pl, UINT
         } else {          } else {
                 ia32_panic("get_stack_pointer_from_tss: task register is invalid (%d)\n", CPU_TR_DESC.type);                  ia32_panic("get_stack_pointer_from_tss: task register is invalid (%d)\n", CPU_TR_DESC.type);
         }          }
         VERBOSE(("new stack pointer = %04x:%08x", *new_ss, *new_esp));          VERBOSE(("get_stack_pointer_from_tss: new stack pointer = %04x:%08x", *new_ss, *new_esp));
 }  }
   
 UINT16  UINT16
Line 190  get_backlink_selector_from_tss(void) Line 180  get_backlink_selector_from_tss(void)
         return backlink;          return backlink;
 }  }
   
 void  void CPUCALL
 task_switch(selector_t *task_sel, task_switch_type_t type)  task_switch(selector_t *task_sel, task_switch_type_t type)
 {  {
         UINT32 regs[CPU_REG_NUM];          UINT32 regs[CPU_REG_NUM];
Line 436  task_switch(selector_t *task_sel, task_s Line 426  task_switch(selector_t *task_sel, task_s
         CPU_CR0 |= CPU_CR0_TS;          CPU_CR0 |= CPU_CR0_TS;
   
         /*          /*
          * load task state (CR3, EFLAG, EIP, GPR, segreg, LDTR)           * load task state (CR3, EIP, GPR, segregs, LDTR, EFLAGS)
          */           */
   
         /* set new CR3 */          /* set new CR3 */
Line 444  task_switch(selector_t *task_sel, task_s Line 434  task_switch(selector_t *task_sel, task_s
                 set_cr3(cr3);                  set_cr3(cr3);
         }          }
   
         /* set new EIP, GPR */          /* set new EIP, GPR, segregs */
         CPU_EIP = eip;          CPU_EIP = eip;
         for (i = 0; i < CPU_REG_NUM; i++) {          for (i = 0; i < CPU_REG_NUM; i++) {
                 CPU_REGS_DWORD(i) = regs[i];                  CPU_REGS_DWORD(i) = regs[i];
         }          }
         for (i = 0; i < CPU_SEGREG_NUM; i++) {          for (i = 0; i < CPU_SEGREG_NUM; i++) {
                 segdesc_init(i, sreg[i], &CPU_STAT_SREG(i));                  segdesc_init(i, sreg[i], &CPU_STAT_SREG(i));
                   /* invalidate segreg descriptor */
                   CPU_STAT_SREG(i).valid = 0;
         }          }
   
           CPU_CLEAR_PREV_ESP();
   
         /* load new LDTR */          /* load new LDTR */
           CPU_LDTR_DESC.valid = 0;
         load_ldtr(ldtr, TS_EXCEPTION);          load_ldtr(ldtr, TS_EXCEPTION);
   
         /* I/O deny bitmap */          /* I/O deny bitmap */
Line 464  task_switch(selector_t *task_sel, task_s Line 459  task_switch(selector_t *task_sel, task_s
         }          }
         VERBOSE(("task_switch: ioaddr = %08x, limit = %08x", CPU_STAT_IOADDR, CPU_STAT_IOLIMIT));          VERBOSE(("task_switch: ioaddr = %08x, limit = %08x", CPU_STAT_IOADDR, CPU_STAT_IOLIMIT));
   
 #if defined(IA32_SUPPORT_DEBUG_REGISTER)  
         /* check resume flag */  
         if (CPU_EFLAG & RF_FLAG) {  
                 CPU_STAT_BP_EVENT |= CPU_STAT_BP_EVENT_RF;  
         }  
   
         /* clear local break point flags */  
         CPU_DR7 &= ~(CPU_DR7_L(0)|CPU_DR7_L(1)|CPU_DR7_L(2)|CPU_DR7_L(3)|CPU_DR7_LE);  
         CPU_STAT_BP = 0;  
         for (i = 0; i < CPU_DEBUG_REG_INDEX_NUM; i++) {  
                 if (CPU_DR7 & CPU_DR7_G(i)) {  
                         CPU_STAT_BP |= (1 << i);  
                 }  
         }  
 #endif  
   
         /* set new EFLAGS */          /* set new EFLAGS */
         set_eflags(new_flags, I_FLAG|IOPL_FLAG|RF_FLAG|VM_FLAG|VIF_FLAG|VIP_FLAG);          set_eflags(new_flags, I_FLAG|IOPL_FLAG|RF_FLAG|VM_FLAG|VIF_FLAG|VIP_FLAG);
   
         /* set new segment register */          /* set new segment register */
         if (!CPU_STAT_VM86) {          if (!CPU_STAT_VM86) {
                 /* clear segment descriptor cache */  
                 for (i = 0; i < CPU_SEGREG_NUM; i++) {  
                         segdesc_clear(&CPU_STAT_SREG(i));  
                 }  
   
                 /* load CS */                  /* load CS */
                 rv = parse_selector(&cs_sel, sreg[CPU_CS_INDEX]);                  rv = parse_selector(&cs_sel, sreg[CPU_CS_INDEX]);
                 if (rv < 0) {                  if (rv < 0) {
Line 547  task_switch(selector_t *task_sel, task_s Line 521  task_switch(selector_t *task_sel, task_s
                         EXCEPTION(SS_EXCEPTION, ss_sel.idx);                          EXCEPTION(SS_EXCEPTION, ss_sel.idx);
                 }                  }
   
                 /* Now loading CS/SS register */                  /* Now loading SS register */
                 load_cs(cs_sel.selector, &cs_sel.desc, cs_sel.rpl);  
                 load_ss(ss_sel.selector, &ss_sel.desc, cs_sel.rpl);                  load_ss(ss_sel.selector, &ss_sel.desc, cs_sel.rpl);
   
                 /* load ES, DS, FS, GS segment register */                  /* load ES, DS, FS, GS segment register */
                 for (i = 0; i < CPU_SEGREG_NUM; i++) {                  LOAD_SEGREG1(CPU_ES_INDEX, sreg[CPU_ES_INDEX], TS_EXCEPTION);
                         if (i != CPU_CS_INDEX || i != CPU_SS_INDEX) {                  LOAD_SEGREG1(CPU_DS_INDEX, sreg[CPU_DS_INDEX], TS_EXCEPTION);
                                 LOAD_SEGREG1(i, sreg[i], TS_EXCEPTION);                  LOAD_SEGREG1(CPU_FS_INDEX, sreg[CPU_FS_INDEX], TS_EXCEPTION);
                         }                  LOAD_SEGREG1(CPU_GS_INDEX, sreg[CPU_GS_INDEX], TS_EXCEPTION);
                 }  
         }  
   
         /* out of range */                  /* Now loading CS register */
         if (CPU_EIP > CPU_STAT_CS_LIMIT) {                  load_cs(cs_sel.selector, &cs_sel.desc, cs_sel.rpl);
                 VERBOSE(("task_switch: new_ip is out of range. new_ip = %08x, limit = %08x", CPU_EIP, CPU_STAT_CS_LIMIT));  
                 EXCEPTION(GP_EXCEPTION, 0);  
         }          }
   
         VERBOSE(("task_switch: done."));          VERBOSE(("task_switch: done."));
Removed from v.1.26  
changed lines
  Added in v.1.34

RetroPC.NET-CVS <cvs@retropc.net>