[BACK]Return to task.c CVS log [TXT] [DIR] Up to [RetroPC.NET] / np2 / i386c / ia32

Diff for /np2/i386c/ia32/task.c between versions 1.5 and 1.7

version 1.5, 2004/01/23 14:33:26 version 1.7, 2004/01/27 15:56:58
Line 68  load_tr(WORD selector) Line 68  load_tr(WORD selector)
                 EXCEPTION(NP_EXCEPTION, task_sel.idx);                  EXCEPTION(NP_EXCEPTION, task_sel.idx);
         }          }
   
 #if defined(DEBUG)  #if defined(MORE_DEBUG)
         tr_dump(task_sel.selector, task_sel.desc.u.seg.segbase, task_sel.desc.u.seg.limit);          tr_dump(task_sel.selector, task_sel.desc.u.seg.segbase, task_sel.desc.u.seg.limit);
 #endif  #endif
   
Line 104  get_stack_from_tss(DWORD pl, WORD *new_s Line 104  get_stack_from_tss(DWORD pl, WORD *new_s
                 ia32_panic("get_stack_from_tss: task register is invalid (%d)\n", CPU_TR_DESC.type);                  ia32_panic("get_stack_from_tss: task register is invalid (%d)\n", CPU_TR_DESC.type);
         }          }
   
         VERBOSE(("get_stack_from_tss: new_esp = 0x%08x, new_ss = 0x%04x", *new_esp, *new_ss));          VERBOSE(("get_stack_from_tss: pl = %d, new_esp = 0x%08x, new_ss = 0x%04x", pl, *new_esp, *new_ss));
 }  }
   
 WORD  WORD
Line 184  task_switch(selector_t* task_sel, int ty Line 184  task_switch(selector_t* task_sel, int ty
                 break;                  break;
         }          }
   
 #if defined(DEBUG)  #if defined(MORE_DEBUG)
         {          {
                 DWORD v;                  DWORD v;
   
Line 205  task_switch(selector_t* task_sel, int ty Line 205  task_switch(selector_t* task_sel, int ty
         /* load task state */          /* load task state */
         memset(sreg, 0, sizeof(sreg));          memset(sreg, 0, sizeof(sreg));
         if (!task16) {          if (!task16) {
                 if (CPU_STAT_PAGING) {                  cr3 = cpu_lmemoryread_d(task_base + 28);
                         cr3 = cpu_lmemoryread_d(task_base + 28);  
                 }  
                 eip = cpu_lmemoryread_d(task_base + 32);                  eip = cpu_lmemoryread_d(task_base + 32);
                 new_flags = cpu_lmemoryread_d(task_base + 36);                  new_flags = cpu_lmemoryread_d(task_base + 36);
                 for (i = 0; i < CPU_REG_NUM; i++) {                  for (i = 0; i < CPU_REG_NUM; i++) {
Line 234  task_switch(selector_t* task_sel, int ty Line 232  task_switch(selector_t* task_sel, int ty
                 iobase = 0;                  iobase = 0;
         }          }
   
 #if defined(DEBUG)  #if defined(MORE_DEBUG)
         VERBOSE(("task_switch: %dbit task", task16 ? 16 : 32));          VERBOSE(("task_switch: %dbit task", task16 ? 16 : 32));
         VERBOSE(("task_switch: CR3     = 0x%08x", cr3));          VERBOSE(("task_switch: CR3     = 0x%08x", cr3));
         VERBOSE(("task_switch: eip     = 0x%08x", eip));          VERBOSE(("task_switch: eip     = 0x%08x", eip));
Line 272  task_switch(selector_t* task_sel, int ty Line 270  task_switch(selector_t* task_sel, int ty
                 break;                  break;
         }          }
   
         /* save this task state in this task state segment ind */          /* save this task state in this task state segment */
         if (!task16) {          if (!task16) {
                 cpu_lmemorywrite_d(cur_base + 28, CPU_CR3);                  cpu_lmemorywrite_d(cur_base + 28, CPU_CR3);
                 cpu_lmemorywrite_d(cur_base + 32, CPU_EIP);                  cpu_lmemorywrite_d(cur_base + 32, CPU_EIP);
Line 281  task_switch(selector_t* task_sel, int ty Line 279  task_switch(selector_t* task_sel, int ty
                         cpu_lmemorywrite_d(cur_base + 40 + i * 4, CPU_REGS_DWORD(i));                          cpu_lmemorywrite_d(cur_base + 40 + i * 4, CPU_REGS_DWORD(i));
                 }                  }
                 for (i = 0; i < nsreg; i++) {                  for (i = 0; i < nsreg; i++) {
                         cpu_lmemorywrite_d(cur_base + 72 + i * 4, CPU_REGS_SREG(i));                          cpu_lmemorywrite_w(cur_base + 72 + i * 4, CPU_REGS_SREG(i));
                 }                  }
                 cpu_lmemorywrite_w(cur_base + 96, CPU_LDTR);                  cpu_lmemorywrite_w(cur_base + 96, CPU_LDTR);
         } else {          } else {
Line 296  task_switch(selector_t* task_sel, int ty Line 294  task_switch(selector_t* task_sel, int ty
                 cpu_lmemorywrite_w(cur_base + 42, CPU_LDTR);                  cpu_lmemorywrite_w(cur_base + 42, CPU_LDTR);
         }          }
   
 #if defined(DEBUG)  #if defined(MORE_DEBUG)
         {          {
                 DWORD v;                  DWORD v;
   
Line 340  task_switch(selector_t* task_sel, int ty Line 338  task_switch(selector_t* task_sel, int ty
                 break;                  break;
                   
         case TASK_SWITCH_IRET:          case TASK_SWITCH_IRET:
                 /* Nothing to do */  #if defined(DEBUG)
                 /* XXX: if IRET, check busy flag is active? */                  /* check busy flag is active */
                   if (task_sel->desc.valid) {
                           DWORD h;
                           h = cpu_lmemoryread_d(task_sel->desc.addr + 4);
                           if ((h & CPU_TSS_H_BUSY) == 0) {
                                   VERBOSE(("task_switch: new task is not busy"));
                           }
                   }
   #endif
                 break;                  break;
   
         default:          default:
Line 357  task_switch(selector_t* task_sel, int ty Line 363  task_switch(selector_t* task_sel, int ty
         CPU_TR_DESC = task_sel->desc;          CPU_TR_DESC = task_sel->desc;
   
         /* load task state (CR3, EFLAG, EIP, GPR, segreg, LDTR) */          /* load task state (CR3, EFLAG, EIP, GPR, segreg, LDTR) */
   
           /* set new CR3 */
         if (!task16) {          if (!task16) {
                 set_CR3(cr3);                  set_CR3(cr3);
         }          }
Line 380  task_switch(selector_t* task_sel, int ty Line 388  task_switch(selector_t* task_sel, int ty
         /* set new segment register */          /* set new segment register */
         if (CPU_STAT_VM86) {          if (CPU_STAT_VM86) {
                 /* VM86 */                  /* VM86 */
                 /* clear 32bit */  
                 CPU_STATSAVE.cpu_inst_default.op_32 =   
                     CPU_STATSAVE.cpu_inst_default.as_32 = 0;  
                 CPU_STAT_SS32 = 0;  
                 CPU_STAT_CPL = task_sel->desc.dpl;  
   
                 for (i = 0; i < nsreg; i++) {                  for (i = 0; i < nsreg; i++) {
                         CPU_STAT_SREG_INIT(i);                          CPU_STAT_SREG_INIT(i);
                         load_segreg(i, sreg[i], TS_EXCEPTION);                          load_segreg(i, sreg[i], TS_EXCEPTION);
Removed from v.1.5  
changed lines
  Added in v.1.7

RetroPC.NET-CVS <cvs@retropc.net>