更新日: 2023 年 7 月 6 日

X68000 LIBRARY > 資料室 > 命令セットリファレンス(準備中) > A > ADDQ

ADDQ

クイック加算 (あっどきゅー)

ADDQ.B #<data>,<ea>

68000/68010/68020/68030/68040/68060 の命令

命令コード

アドレス	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
+0	0	1	0	1	データ			0	0	0	モード			レジスタr

アドレッシングモードと実行時間

モード			レジスタr			<ea>	68000	68010	68020	68030	68040	68060
0	0	0	r			Dr	4(1/0)	4(1/0)	🚧	🚧	🚧	🚧
	1	0				(Ar)	12(2/1)	12(2/1)
	1	1				(Ar)+	12(2/1)	12(2/1)
1	0	0				-(Ar)	14(2/1)	14(2/1)
	0	1				(d16,Ar)	16(3/1)	16(3/1)
	1	0				(d8,Ar,Xn)	18(3/1)	18(3/1)	-	-	-	-
						(d8,Ar,Xn*sf)	-	-	🚧	🚧	🚧	🚧
						(bd,Ar,Xn*sf)
						([bd,Ar,Xn*sf],od)
						([bd,Ar],Xn*sf,od)
		1	0	0	0	(xxx).W	16(3/1)	16(3/1)
		1	0	0	1	(xxx).L	20(4/1)	20(4/1)

コンディションコード

フラグ	入力	出力	説明
X	使用しない	変化する	キャリーがあるときセット、さもなくばクリア
N			結果の最上位ビット
Z			結果が 0 のときセット、さもなくばクリア
V			オーバーフローしたときセット、さもなくばクリア
C			キャリーがあるときセット、さもなくばクリア

解説

1～8 の <data> を Yb とします。
<ea> が指すバイト(Dr のとき最下位バイト)を読み出して Xb とします。
Xb に Yb を足した結果を Zb とします。
結果に応じてフラグを操作します。
Zb を <ea> が指すバイト(Dr のとき最下位バイト)へ書き込みます。

<data> が 8 のとき命令コードのビット 11～9 は 000 です。

<ea> が Dr のとき Dr の最下位バイト以外の部分は変化しません。

ADDQ.W #<data>,Ar

68000/68010/68020/68030/68040/68060 の命令

命令コード

アドレス	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
+0	0	1	0	1	データ			0	0	1	0	0	1	レジスタr

実行時間

68000	68010	68020	68030	68040	68060
8(1/0)	8(1/0)	🚧	🚧	🚧	🚧

コンディションコード

フラグ	入力	出力
X	使用しない	変化しない
N
Z
V
C

解説

1～8 の <data> を Yw とします。
Yw をロングワードに符号拡張したものを Yl とします。
Ar の全体を読み出して Xl とします。
Xl に Yl を足した結果を Zl とします。
Zl を Ar の全体へ書き込みます。

オペレーションサイズはワードですが Ar の全体が変化します。

フラグは変化しません。

<data> が 8 のとき命令コードのビット 11～9 は 000 です。

ADDQ.W #<data>,Ar の動作は ADDQ.L #<data>,Ar とまったく同じです。

ADDQ.W #<data>,<ea>

68000/68010/68020/68030/68040/68060 の命令

命令コード

アドレス	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
+0	0	1	0	1	データ			0	0	1	モード			レジスタr

アドレッシングモードと実行時間

モード			レジスタr			<ea>	68000	68010	68020	68030	68040	68060
0	0	0	r			Dr	4(1/0)	4(1/0)	🚧	🚧	🚧	🚧
	1	0				(Ar)	12(2/1)	12(2/1)
	1	1				(Ar)+	12(2/1)	12(2/1)
1	0	0				-(Ar)	14(2/1)	14(2/1)
	0	1				(d16,Ar)	16(3/1)	16(3/1)
	1	0				(d8,Ar,Xn)	18(3/1)	18(3/1)	-	-	-	-
						(d8,Ar,Xn*sf)	-	-	🚧	🚧	🚧	🚧
						(bd,Ar,Xn*sf)
						([bd,Ar,Xn*sf],od)
						([bd,Ar],Xn*sf,od)
		1	0	0	0	(xxx).W	16(3/1)	16(3/1)
		1	0	0	1	(xxx).L	20(4/1)	20(4/1)

コンディションコード

フラグ	入力	出力	説明
X	使用しない	変化する	キャリーがあるときセット、さもなくばクリア
N			結果の最上位ビット
Z			結果が 0 のときセット、さもなくばクリア
V			オーバーフローしたときセット、さもなくばクリア
C			キャリーがあるときセット、さもなくばクリア

解説

1～8 の <data> を Yw とします。
<ea> が指すワード(Dr のとき下位ワード)を読み出して Xw とします。
Xw に Yw を足した結果を Zw とします。
結果に応じてフラグを操作します。
Zw を <ea> が指すワード(Dr のとき下位ワード)へ書き込みます。

<data> が 8 のとき命令コードのビット 11～9 は 000 です。

<ea> が Dr のとき Dr の上位ワードは変化しません。

ADDQ.L #<data>,Ar

68000/68010/68020/68030/68040/68060 の命令

命令コード

アドレス	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
+0	0	1	0	1	データ			0	1	0	0	0	1	レジスタr

実行時間

68000	68010	68020	68030	68040	68060
8(1/0)	8(1/0)	🚧	🚧	🚧	🚧

コンディションコード

フラグ	入力	出力
X	使用しない	変化しない
N
Z
V
C

解説

1～8 の <data> を Yl とします。
Ar の全体を読み出して Xl とします。
Xl に Yl を足した結果を Zl とします。
Zl を Ar の全体へ書き込みます。

フラグは変化しません。

<data> が 8 のとき命令コードのビット 11～9 は 000 です。

ADDQ.L #<data>,Ar の動作は ADDQ.W #<data>,Ar とまったく同じです。

ADDQ.L #<data>,<ea>

68000/68010/68020/68030/68040/68060 の命令

命令コード

アドレス	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
+0	0	1	0	1	データ			0	1	0	モード			レジスタr

アドレッシングモードと実行時間

モード			レジスタr			<ea>	68000	68010	68020	68030	68040	68060
0	0	0	r			Dr	8(1/0)	8(1/0)	🚧	🚧	🚧	🚧
	1	0				(Ar)	20(3/2)	20(3/2)
	1	1				(Ar)+	20(3/2)	20(3/2)
1	0	0				-(Ar)	22(3/2)	22(3/2)
	0	1				(d16,Ar)	24(4/2)	24(4/2)
	1	0				(d8,Ar,Xn)	26(4/2)	26(4/2)	-	-	-	-
						(d8,Ar,Xn*sf)	-	-	🚧	🚧	🚧	🚧
						(bd,Ar,Xn*sf)
						([bd,Ar,Xn*sf],od)
						([bd,Ar],Xn*sf,od)
		1	0	0	0	(xxx).W	24(4/2)	24(4/2)
		1	0	0	1	(xxx).L	28(5/2)	28(5/2)

コンディションコード

フラグ	入力	出力	説明
X	使用しない	変化する	キャリーがあるときセット、さもなくばクリア
N			結果の最上位ビット
Z			結果が 0 のときセット、さもなくばクリア
V			オーバーフローしたときセット、さもなくばクリア
C			キャリーがあるときセット、さもなくばクリア

解説

1～8 の <data> を Yl とします。
<ea> が指すロングワード(Dr のとき全体)を読み出して Xl とします。
Xl に Yl を足した結果を Zl とします。
Zl を <ea> が指すロングワード(Dr のとき全体)へ書き込みます。

<data> が 8 のとき命令コードのビット 11～9 は 000 です。