countersince January 6, 2001X68000 LIBRARYEnglish
更新日: 2023 年 7 月 6 日
X68000 LIBRARY > 資料室 > 命令セットリファレンス(準備中) > A > ADDQ

ADDQ

ADDQ

クイック加算 (あっどきゅー)

ADDQ.B #<data>,<ea>

68000/68010/68020/68030/68040/68060 の命令

命令コード

アドレス1514131211109876543210
+00101データ000モードレジスタr

アドレッシングモードと実行時間

モードレジスタr<ea>680006801068020680306804068060
000rDr4(1/0)4(1/0)🚧🚧🚧🚧
1(Ar)12(2/1)12(2/1)
1(Ar)+
100-(Ar)14(2/1)14(2/1)
1(d16,Ar)16(3/1)16(3/1)
10(d8,Ar,Xn)18(3/1)18(3/1)----
(d8,Ar,Xn*sf)--🚧🚧🚧🚧
(bd,Ar,Xn*sf)
([bd,Ar,Xn*sf],od)
([bd,Ar],Xn*sf,od)
1000(xxx).W16(3/1)16(3/1)
1(xxx).L20(4/1)20(4/1)

コンディションコード

フラグ入力出力説明
X使用しない変化するキャリーがあるときセット、さもなくばクリア
N結果の最上位ビット
Z結果が 0 のときセット、さもなくばクリア
Vオーバーフローしたときセット、さもなくばクリア
Cキャリーがあるときセット、さもなくばクリア

解説

  1. 1〜8 の <data> を Yb とします。
  2. <ea> が指すバイト(Dr のとき最下位バイト)を読み出して Xb とします。
  3. Xb に Yb を足した結果を Zb とします。
  4. 結果に応じてフラグを操作します。
  5. Zb を <ea> が指すバイト(Dr のとき最下位バイト)へ書き込みます。

<data> が 8 のとき命令コードのビット 11〜9 は 000 です。

<ea> が Dr のとき Dr の最下位バイト以外の部分は変化しません。

ADDQ.W #<data>,Ar

68000/68010/68020/68030/68040/68060 の命令

命令コード

アドレス1514131211109876543210
+00101データ001001レジスタr

実行時間

680006801068020680306804068060
8(1/0)8(1/0)🚧🚧🚧🚧

コンディションコード

フラグ入力出力
X使用しない変化しない
N
Z
V
C

解説

  1. 1〜8 の <data> を Yw とします。
  2. Yw をロングワードに符号拡張したものを Yl とします。
  3. Ar の全体を読み出して Xl とします。
  4. Xl に Yl を足した結果を Zl とします。
  5. Zl を Ar の全体へ書き込みます。

オペレーションサイズはワードですが Ar の全体が変化します。

フラグは変化しません。

<data> が 8 のとき命令コードのビット 11〜9 は 000 です。

ADDQ.W #<data>,Ar の動作は ADDQ.L #<data>,Ar とまったく同じです。

ADDQ.W #<data>,<ea>

68000/68010/68020/68030/68040/68060 の命令

命令コード

アドレス1514131211109876543210
+00101データ001モードレジスタr

アドレッシングモードと実行時間

モードレジスタr<ea>680006801068020680306804068060
000rDr4(1/0)4(1/0)🚧🚧🚧🚧
1(Ar)12(2/1)12(2/1)
1(Ar)+
100-(Ar)14(2/1)14(2/1)
1(d16,Ar)16(3/1)16(3/1)
10(d8,Ar,Xn)18(3/1)18(3/1)----
(d8,Ar,Xn*sf)--🚧🚧🚧🚧
(bd,Ar,Xn*sf)
([bd,Ar,Xn*sf],od)
([bd,Ar],Xn*sf,od)
1000(xxx).W16(3/1)16(3/1)
1(xxx).L20(4/1)20(4/1)

コンディションコード

フラグ入力出力説明
X使用しない変化するキャリーがあるときセット、さもなくばクリア
N結果の最上位ビット
Z結果が 0 のときセット、さもなくばクリア
Vオーバーフローしたときセット、さもなくばクリア
Cキャリーがあるときセット、さもなくばクリア

解説

  1. 1〜8 の <data> を Yw とします。
  2. <ea> が指すワード(Dr のとき下位ワード)を読み出して Xw とします。
  3. Xw に Yw を足した結果を Zw とします。
  4. 結果に応じてフラグを操作します。
  5. Zw を <ea> が指すワード(Dr のとき下位ワード)へ書き込みます。

<data> が 8 のとき命令コードのビット 11〜9 は 000 です。

<ea> が Dr のとき Dr の上位ワードは変化しません。

ADDQ.L #<data>,Ar

68000/68010/68020/68030/68040/68060 の命令

命令コード

アドレス1514131211109876543210
+00101データ010001レジスタr

実行時間

680006801068020680306804068060
8(1/0)8(1/0)🚧🚧🚧🚧

コンディションコード

フラグ入力出力
X使用しない変化しない
N
Z
V
C

解説

  1. 1〜8 の <data> を Yl とします。
  2. Ar の全体を読み出して Xl とします。
  3. Xl に Yl を足した結果を Zl とします。
  4. Zl を Ar の全体へ書き込みます。

フラグは変化しません。

<data> が 8 のとき命令コードのビット 11〜9 は 000 です。

ADDQ.L #<data>,Ar の動作は ADDQ.W #<data>,Ar とまったく同じです。

ADDQ.L #<data>,<ea>

68000/68010/68020/68030/68040/68060 の命令

命令コード

アドレス1514131211109876543210
+00101データ010モードレジスタr

アドレッシングモードと実行時間

モードレジスタr<ea>680006801068020680306804068060
000rDr8(1/0)8(1/0)🚧🚧🚧🚧
1(Ar)20(3/2)20(3/2)
1(Ar)+
100-(Ar)22(3/2)22(3/2)
1(d16,Ar)24(4/2)24(4/2)
10(d8,Ar,Xn)26(4/2)26(4/2)----
(d8,Ar,Xn*sf)--🚧🚧🚧🚧
(bd,Ar,Xn*sf)
([bd,Ar,Xn*sf],od)
([bd,Ar],Xn*sf,od)
1000(xxx).W24(4/2)24(4/2)
1(xxx).L28(5/2)28(5/2)

コンディションコード

フラグ入力出力説明
X使用しない変化するキャリーがあるときセット、さもなくばクリア
N結果の最上位ビット
Z結果が 0 のときセット、さもなくばクリア
Vオーバーフローしたときセット、さもなくばクリア
Cキャリーがあるときセット、さもなくばクリア

解説

  1. 1〜8 の <data> を Yl とします。
  2. <ea> が指すロングワード(Dr のとき全体)を読み出して Xl とします。
  3. Xl に Yl を足した結果を Zl とします。
  4. Zl を <ea> が指すロングワード(Dr のとき全体)へ書き込みます。

<data> が 8 のとき命令コードのビット 11〜9 は 000 です。

Copyright (C) 1999-2023 Makoto Kamada All Rights Reserved.