CHK

CHK

チェック (ちぇっく)

---

CHK.L <ea>,Dq

68020/68030/68040/68060 の命令

命令コード

アドレス	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
+0	0	1	0	0	レジスタq			1	0	0	モード			レジスタr

アドレッシングモードと実行時間

モード			レジスタr			<ea>	68020	68030	68040	68060
0	0	0	r			Dr	🚧	🚧	🚧	🚧
	1					(Ar)
		1				(Ar)+
1	0	0				-(Ar)
		1				(d16,Ar)
	1	0				(d8,Ar,Xn)	-	-	-	-
						(d8,Ar,Xn*sf)	🚧	🚧	🚧	🚧
						(bd,Ar,Xn*sf)
						([bd,Ar,Xn*sf],od)
						([bd,Ar],Xn*sf,od)
		1	0	0	0	(xxx).W
					1	(xxx).L
				1	0	(d16,PC)
					1	(d8,PC,Xn)	-	-	-	-
						(d8,PC,Xn*sf)	🚧	🚧	🚧	🚧
						(bd,PC,Xn*sf)
						([bd,PC,Xn*sf],od)
						([bd,PC],Xn*sf,od)
			1	0	0	#<data>

コンディションコード

フラグ	入力	出力	説明
X	使用しない	変化しない
N		変化する	🚧
Z		未定義
V
C

解説

🚧

---

CHK.W <ea>,Dq

68000/68010/68020/68030/68040/68060 の命令

命令コード

アドレス	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
+0	0	1	0	0	レジスタq			1	1	0	モード			レジスタr

アドレッシングモードと実行時間

モード			レジスタr			<ea>	68000	68010	68020	68030	68040	68060
0	0	0	r			Dr	10(1/0)	10(1/0)	🚧	🚧	🚧	🚧
	1					(Ar)	14(2/0)	14(2/0)
		1				(Ar)+
1	0	0				-(Ar)	16(2/0)	16(2/0)
		1				(d16,Ar)	18(3/0)	18(3/0)
	1	0				(d8,Ar,Xn)	20(3/0)	20(3/0)	-	-	-	-
						(d8,Ar,Xn*sf)	-	-	🚧	🚧	🚧	🚧
						(bd,Ar,Xn*sf)
						([bd,Ar,Xn*sf],od)
						([bd,Ar],Xn*sf,od)
		1	0	0	0	(xxx).W	18(3/0)	18(3/0)
					1	(xxx).L	22(4/0)	22(4/0)
				1	0	(d16,PC)	18(3/0)	18(3/0)
					1	(d8,PC,Xn)	20(3/0)	20(3/0)	-	-	-	-
						(d8,PC,Xn*sf)	-	-	🚧	🚧	🚧	🚧
						(bd,PC,Xn*sf)
						([bd,PC,Xn*sf],od)
						([bd,PC],Xn*sf,od)
			1	0	0	#<data>	14(2/0)	14(2/0)

コンディションコード

フラグ	入力	出力	説明
X	使用しない	変化しない
N		変化する	符号あり比較で Dq が負のときセット、<ea> より大きいときクリア、さもなくば未定義 68000/68030/68060 は Dq の最上位ビット
Z		未定義	68000/68030 は Dq が 0 のときセット、さもなくばクリア 68060 は変化しない
V			68000/68030 は <ea> から Dq を引いてオーバーフローしたときセット、さもなくばクリア 68060 は変化しない
C			68000/68030 は <ea> から Dq を引いてキャリーがあるときセット、さもなくばクリア 68060 は変化しない

解説

1. <ea> が指すワード(Dr のとき下位ワード)を読み出して Yw とします。
2. Dq の下位ワードを読み出して Xw とします。
3. 符号あり比較で Xw<0 のとき N フラグをセット、Yw<Xw のとき N フラグをクリアします。どちらでもないとき N フラグは未定義です。
4. Z フラグ、V フラグ、C フラグは未定義です。
5. 符号あり比較で Xw<0 または Yw<Xw のとき CHK 命令例外処理を開始します。