更新日: 2023 年 7 月 6 日

X68000 LIBRARY > 資料室 > 命令セットリファレンス(準備中) > D > DIVU

DIVU

DIVU

符号なし除算 (でぃぶゆー)

DIVU.L <ea>,Dq

68020/68030/68040/68060 の命令

命令コード

アドレス	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
+0	0	1	0	0	1	1	0	0	0	1	モード			レジスタr
+2	0	レジスタq			0	0	0	0	0	0	0	0	0	レジスタq

アドレッシングモードと実行時間

モード			レジスタr			<ea>	68020	68030	68040	68060
0	0	0	r			Dr	🚧	🚧	🚧	🚧
	1	0				(Ar)
	1	1				(Ar)+
1	0	0				-(Ar)
	0	1				(d16,Ar)
	1	0				(d8,Ar,Xn)	-	-	-	-
						(d8,Ar,Xn*sf)	🚧	🚧	🚧	🚧
						(bd,Ar,Xn*sf)
						([bd,Ar,Xn*sf],od)
						([bd,Ar],Xn*sf,od)
		1	0	0	0	(xxx).W
				0	1	(xxx).L
				1	0	(d16,PC)
					1	(d8,PC,Xn)	-	-	-	-
						(d8,PC,Xn*sf)	🚧	🚧	🚧	🚧
						(bd,PC,Xn*sf)
						([bd,PC,Xn*sf],od)
						([bd,PC],Xn*sf,od)
			1	0	0	#<data>

コンディションコード

フラグ	入力	出力	説明
X	使用しない	変化しない
N		変化する	🚧
Z
V
C		常にクリア

解説

🚧

DIVU.L <ea>,Dr:Dq

68020/68030/68040/68060(ソフトウェア)の命令

命令コード

アドレス	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
+0	0	1	0	0	1	1	0	0	0	1	モード			レジスタr
+2	0	レジスタq			0	1	0	0	0	0	0	0	0	レジスタr

レジスタ q とレジスタ r は違うレジスタ

アドレッシングモードと実行時間

モード			レジスタr			<ea>	68020	68030	68040	68060
0	0	0	r			Dr	🚧	🚧	🚧	S
	1	0				(Ar)
	1	1				(Ar)+
1	0	0				-(Ar)
	0	1				(d16,Ar)
	1	0				(d8,Ar,Xn)	-	-	-	-
						(d8,Ar,Xn*sf)	🚧	🚧	🚧	S
						(bd,Ar,Xn*sf)
						([bd,Ar,Xn*sf],od)
						([bd,Ar],Xn*sf,od)
		1	0	0	0	(xxx).W
				0	1	(xxx).L
				1	0	(d16,PC)
					1	(d8,PC,Xn)	-	-	-	-
						(d8,PC,Xn*sf)	🚧	🚧	🚧	S
						(bd,PC,Xn*sf)
						([bd,PC,Xn*sf],od)
						([bd,PC],Xn*sf,od)
			1	0	0	#<data>

コンディションコード

フラグ	入力	出力	説明
X	使用しない	変化しない
N		変化する	🚧
Z
V
C		常にクリア

解説

🚧

DIVU.W <ea>,Dq

68000/68010/68020/68030/68040/68060 の命令

命令コード

アドレス	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
+0	1	0	0	0	レジスタq			0	1	1	モード			レジスタr

アドレッシングモードと実行時間

モード			レジスタr			<ea>	68000	68010	68020	68030	68040	68060
0	0	0	r			Dr	136※(1/0)	136(1/0)	🚧	🚧	🚧	🚧
	1	0				(Ar)	140※(2/0)	140(2/0)
	1	1				(Ar)+	140※(2/0)	140(2/0)
1	0	0				-(Ar)	142※(2/0)	142(2/0)
	0	1				(d16,Ar)	144※(3/0)	144(3/0)
	1	0				(d8,Ar,Xn)	146※(3/0)	146(3/0)	-	-	-	-
						(d8,Ar,Xn*sf)	-	-	🚧	🚧	🚧	🚧
						(bd,Ar,Xn*sf)
						([bd,Ar,Xn*sf],od)
						([bd,Ar],Xn*sf,od)
		1	0	0	0	(xxx).W	144※(3/0)	144(3/0)
				0	1	(xxx).L	148※(4/0)	148(4/0)
				1	0	(d16,PC)	144※(3/0)	144(3/0)
					1	(d8,PC,Xn)	146※(3/0)	146(3/0)	-	-	-	-
						(d8,PC,Xn*sf)	-	-	🚧	🚧	🚧	🚧
						(bd,PC,Xn*sf)
						([bd,PC,Xn*sf],od)
						([bd,PC],Xn*sf,od)
			1	0	0	#<data>	140※(2/0)	140(2/0)

※最大値

68000 の DIVU の実行時間は、以下に実効アドレスの時間を加えます。

ゼロ除算のとき 38
オーバーフローのとき 10
正常終了のとき 76+
- 商のビット 15～1 について
  - 被除数のビット 16 が 1 で商が 1 のとき 0
  - 被除数のビット 16 が 0 で商が 1 のとき 2
  - 被除数のビット 16 が 0 で商が 0 のとき 4

コンディションコード

フラグ	入力	出力	説明
X	使用しない	変化しない
N		変化する	ゼロ除算またはオーバーフローのとき未定義、商が負のときセット、さもなくばクリア 68000/68030 はゼロ除算またはオーバーフローのとき被除数が負のときセット、さもなくばクリア 68060 はゼロ除算またはオーバーフローのとき変化しない
Z			ゼロ除算またはオーバーフローのとき未定義、商が 0 のときセット、さもなくばクリア 68000/68030 はゼロ除算またはオーバーフローのとき被除数の上位ワードが 0 のときセット、さもなくばクリア 68060 はゼロ除算またはオーバーフローのとき変化しない
V			ゼロ除算のとき未定義、オーバーフローのときセット、さもなくばクリア 68000 はゼロ除算のときセット 68030 はゼロ除算のとき DIV/MUL の正常終了後ゼロ除算までに DBcc が奇数回実行されたときセット、さもなくばクリア 68060 はゼロ除算のとき変化しない
C		常にクリア

解説

<ea> が指すワード(Dr のとき下位ワード)を読み出して除数 Y とします。
Dq の全体を読み出して被除数 X とします。
Y が 0 のときゼロ除算例外処理を開始します。
X と Y を符号なし整数とみなして X を Y で割った商を Q、余りを R とします。
Q が 0～65535 の範囲内のとき Dq の上位ワードに R、下位ワードに Q を書き込みます。
結果に応じてフラグを操作します。

ゼロ除算またはオーバーフローのとき Dq は変化しません。