LSR

LSR

論理右シフト (えるえすあーる)

---

LSR.B Dr

68000/68010/68020/68030/68040/68060 の命令 LSR.B #1,Dr の別名

命令コード

アドレス	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
+0	1	1	1	0	0	0	1	0	0	0	0	0	1	レジスタr

実行時間

68000	68010	68020	68030	68040	68060
8(1/0)	8(1/0)	🚧	🚧	🚧	🚧

コンディションコード

フラグ	入力	出力	説明
X	使用しない	変化する	押し出されたビット
N			結果の最上位ビット
Z			結果が 0 のときセット、さもなくばクリア
V		常にクリア
C		変化する	押し出されたビット

解説

1. Dr の最下位バイトを読み出して Xb とします。
2. Xb を 1 回論理右シフトした結果を Zb とします。
3. 結果に応じてフラグを操作します。
4. Zb を Dr の最下位バイトへ書き込みます。

Dr の最下位バイト以外の部分は変化しません。

---

LSR.W Dr

68000/68010/68020/68030/68040/68060 の命令 LSR.W #1,Dr の別名

命令コード

アドレス	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
+0	1	1	1	0	0	0	1	0	0	1	0	0	1	レジスタr

実行時間

68000	68010	68020	68030	68040	68060
8(1/0)	8(1/0)	🚧	🚧	🚧	🚧

コンディションコード

フラグ	入力	出力	説明
X	使用しない	変化する	押し出されたビット
N			結果の最上位ビット
Z			結果が 0 のときセット、さもなくばクリア
V		常にクリア
C		変化する	押し出されたビット

解説

1. Dr の下位ワードを読み出して Xw とします。
2. Xw を 1 回論理右シフトした結果を Zw とします。
3. 結果に応じてフラグを操作します。
4. Zw を Dr の下位ワードへ書き込みます。

Dr の上位ワードは変化しません。

---

LSR.L Dr

68000/68010/68020/68030/68040/68060 の命令 LSR.L #1,Dr の別名

命令コード

アドレス	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
+0	1	1	1	0	0	0	1	0	1	0	0	0	1	レジスタr

実行時間

68000	68010	68020	68030	68040	68060
10(1/0)	10(1/0)	🚧	🚧	🚧	🚧

コンディションコード

フラグ	入力	出力	説明
X	使用しない	変化する	押し出されたビット
N			結果の最上位ビット
Z			結果が 0 のときセット、さもなくばクリア
V		常にクリア
C		変化する	押し出されたビット

解説

1. Dr の全体を読み出して Xl とします。
2. Xl を 1 回論理右シフトした結果を Zl とします。
3. 結果に応じてフラグを操作します。
4. Zl を Dr の全体へ書き込みます。

---

LSR.W <ea>

68000/68010/68020/68030/68040/68060 の命令

命令コード

アドレス	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
+0	1	1	1	0	0	0	1	0	1	1	モード			レジスタr

アドレッシングモードと実行時間

モード			レジスタr			<ea>	68000	68010	68020	68030	68040	68060
0	1	0	r			(Ar)	12(2/1)	12(2/1)	🚧	🚧	🚧	🚧
		1				(Ar)+
1	0	0				-(Ar)	14(2/1)	14(2/1)
		1				(d16,Ar)	16(3/1)	16(3/1)
	1	0				(d8,Ar,Xn)	18(3/1)	18(3/1)	-	-	-	-
						(d8,Ar,Xn*sf)	-	-	🚧	🚧	🚧	🚧
						(bd,Ar,Xn*sf)
						([bd,Ar,Xn*sf],od)
						([bd,Ar],Xn*sf,od)
		1	0	0	0	(xxx).W	16(3/1)	16(3/1)
					1	(xxx).L	20(4/1)	20(4/1)

コンディションコード

フラグ	入力	出力	説明
X	使用しない	変化する	押し出されたビット
N		常にクリア	結果の最上位ビット
Z		変化する	結果が 0 のときセット、さもなくばクリア
V		常にクリア
C		変化する	押し出されたビット

解説

1. <ea> が指すワード(Dr のとき下位ワード)を読み出して Xw とします。
2. Xw を 1 回論理右シフトした結果を Zw とします。
3. 結果に応じてフラグを操作します。
4. Zw を <ea> が指すワード(Dr のとき下位ワード)へ書き込みます。

---

LSR.B #<data>,Dr

68000/68010/68020/68030/68040/68060 の命令

命令コード

アドレス	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
+0	1	1	1	0	データ			0	0	0	0	0	1	レジスタr

実行時間

68000	68010	68020	68030	68040	68060
6+2n※(1/0)	6+2n※(1/0)	🚧	🚧	🚧	🚧

※ n はシフトする回数。

コンディションコード

フラグ	入力	出力	説明
X	使用しない	変化する	最後に押し出されたビット
N			結果の最上位ビット
Z			結果が 0 のときセット、さもなくばクリア
V		常にクリア
C		変化する	最後に押し出されたビット

解説

1. 1〜8 の <data> を Yb とします。
2. Dr の最下位バイトを読み出して Xb とします。
3. Xb を Yb 回論理右シフトした結果を Zb とします。
4. 結果に応じてフラグを操作します。
5. Zb を Dr の最下位バイトへ書き込みます。

Dr の最下位バイト以外の部分は変化しません。

<data> が 8 のとき命令コードのビット 11〜9 は 000 です。

---

LSR.W #<data>,Dr

68000/68010/68020/68030/68040/68060 の命令

命令コード

アドレス	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
+0	1	1	1	0	データ			0	0	1	0	0	1	レジスタr

実行時間

68000	68010	68020	68030	68040	68060
6+2n※(1/0)	6+2n※(1/0)	🚧	🚧	🚧	🚧

※ n はシフトする回数。

コンディションコード

フラグ	入力	出力	説明
X	使用しない	変化する	最後に押し出されたビット
N			結果の最上位ビット
Z			結果が 0 のときセット、さもなくばクリア
V		常にクリア
C		変化する	最後に押し出されたビット

解説

1. 1〜8 の <data> を Yw とします。
2. Dr の下位ワードを読み出して Xw とします。
3. Xw を Yw 回論理右シフトした結果を Zw とします。
4. 結果に応じてフラグを操作します。
5. Zw を Dr の下位ワードへ書き込みます。

Dr の上位ワードは変化しません。

<data> が 8 のとき命令コードのビット 11〜9 は 000 です。

---

LSR.L #<data>,Dr

68000/68010/68020/68030/68040/68060 の命令

命令コード

アドレス	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
+0	1	1	1	0	データ			0	1	0	0	0	1	レジスタr

実行時間

68000	68010	68020	68030	68040	68060
8+2n※(1/0)	8+2n※(1/0)	🚧	🚧	🚧	🚧

※ n はシフトする回数。

コンディションコード

フラグ	入力	出力	説明
X	使用しない	変化する	最後に押し出されたビット
N			結果の最上位ビット
Z			結果が 0 のときセット、さもなくばクリア
V		常にクリア
C		変化する	最後に押し出されたビット

解説

1. 1〜8 の <data> を Yl とします。
2. Dr の全体を読み出して Xl とします。
3. Xl を Yl 回論理右シフトした結果を Zl とします。
4. 結果に応じてフラグを操作します。
5. Zl を Dr の全体へ書き込みます。

<data> が 8 のとき命令コードのビット 11〜9 は 000 です。

---

LSR.B Dq,Dr

68000/68010/68020/68030/68040/68060 の命令

命令コード

アドレス	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
+0	1	1	1	0	レジスタq			0	0	0	1	0	1	レジスタr

実行時間

68000	68010	68020	68030	68040	68060
6+2n※(1/0)	6+2n※(1/0)	🚧	🚧	🚧	🚧

※ n はシフトする回数。

コンディションコード

フラグ	入力	出力	説明
X	使用しない	変化する	回数が 0 のとき変化しない、さもなくば最後に押し出されたビット
N			結果の最上位ビット
Z			結果が 0 のときセット、さもなくばクリア
V		常にクリア
C		変化する	回数が 0 のときクリア、さもなくば最後に押し出されたビット

解説

1. Dq の下位 6 ビットの 0〜63 を Yb とします。
2. Dr の最下位バイトを読み出して Xb とします。
3. Xb を Yb 回論理右シフトした結果を Zb とします。
4. 結果に応じてフラグを操作します。
5. Zb を Dr の最下位バイトへ書き込みます。

Dr の最下位バイト以外の部分は変化しません。

---

LSR.W Dq,Dr

68000/68010/68020/68030/68040/68060 の命令

命令コード

アドレス	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
+0	1	1	1	0	レジスタq			0	0	1	1	0	1	レジスタr

実行時間

68000	68010	68020	68030	68040	68060
6+2n※(1/0)	6+2n※(1/0)	🚧	🚧	🚧	🚧

※ n はシフトする回数。

コンディションコード

フラグ	入力	出力	説明
X	使用しない	変化する	回数が 0 のとき変化しない、さもなくば最後に押し出されたビット
N			結果の最上位ビット
Z			結果が 0 のときセット、さもなくばクリア
V		常にクリア
C		変化する	回数が 0 のときクリア、さもなくば最後に押し出されたビット

解説

1. Dq の下位 6 ビットの 0〜63 を Yw とします。
2. Dr の下位ワードを読み出して Xw とします。
3. Xw を Yw 回論理右シフトした結果を Zw とします。
4. 結果に応じてフラグを操作します。
5. Zw を Dr の下位ワードへ書き込みます。

Dr の上位ワードは変化しません。

---

LSR.L Dq,Dr

68000/68010/68020/68030/68040/68060 の命令

命令コード

アドレス	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
+0	1	1	1	0	レジスタq			0	1	0	1	0	1	レジスタr

実行時間

68000	68010	68020	68030	68040	68060
8+2n※(1/0)	8+2n※(1/0)	🚧	🚧	🚧	🚧

※ n はシフトする回数。

コンディションコード

フラグ	入力	出力	説明
X	使用しない	変化する	回数が 0 のとき変化しない、さもなくば最後に押し出されたビット
N			結果の最上位ビット
Z			結果が 0 のときセット、さもなくばクリア
V		常にクリア
C		変化する	回数が 0 のときクリア、さもなくば最後に押し出されたビット

解説

1. Dq の下位 6 ビットの 0〜63 を Yw とします。
2. Dr の全体を読み出して Xl とします。
3. Xl を Yl 回論理右シフトした結果を Zl とします。
4. 結果に応じてフラグを操作します。
5. Zl を Dr の全体へ書き込みます。