countersince January 6, 2001X68000 LIBRARYEnglish
更新日: 2023 年 3 月 18 日
X68000 LIBRARY > 資料室 > 命令セットリファレンス(準備中) > O > OR

OR

OR

論理和 (おあ)

OR.B #<data>,<ea>

68000/68010/68020/68030/68040/68060 の命令 ORI.B #<data>,<ea> の別名

命令コード

アドレス1514131211109876543210
+00000000000モードレジスタr
+200000000バイトデータ

アドレッシングモードと実行時間

モードレジスタr<ea>680006801068020680306804068060
010r(Ar)16(3/1)16(3/1)🚧🚧🚧🚧
1(Ar)+
100-(Ar)18(3/1)18(3/1)
1(d16,Ar)20(4/1)20(4/1)
10(d8,Ar,Xn)22(4/1)22(4/1)----
(d8,Ar,Xn*sf)--🚧🚧🚧🚧
(bd,Ar,Xn*sf)
([bd,Ar,Xn*sf],od)
([bd,Ar],Xn*sf,od)
1000(xxx).W20(4/1)20(4/1)
1(xxx).L24(5/1)24(5/1)

コンディションコード

フラグ入力出力説明
X使用しない変化しない
N変化する結果の最上位ビット
Z結果が 0 のときセット、さもなくばクリア
V常にクリア
C

解説

  1. バイトの <data> を Yb とします。
  2. <ea> が指すバイト(Dr のとき最下位バイト)を読み出して Xb とします。
  3. Xb と Yb のビット毎の論理和を Zb とします。
  4. 結果に応じてフラグを操作します。
  5. Zb を <ea> が指すバイト(Dr のとき最下位バイト)へ書き込みます。

<ea> が Dr のとき Dr の最下位バイト以外の部分は変化しません。

OR.W #<data>,<ea>

68000/68010/68020/68030/68040/68060 の命令 ORI.W #<data>,<ea> の別名

命令コード

アドレス1514131211109876543210
+00000000001モードレジスタr
+2ワードデータ

アドレッシングモードと実行時間

モードレジスタr<ea>680006801068020680306804068060
010r(Ar)16(3/1)16(3/1)🚧🚧🚧🚧
1(Ar)+
100-(Ar)18(3/1)18(3/1)
1(d16,Ar)20(4/1)20(4/1)
10(d8,Ar,Xn)22(4/1)22(4/1)----
(d8,Ar,Xn*sf)--🚧🚧🚧🚧
(bd,Ar,Xn*sf)
([bd,Ar,Xn*sf],od)
([bd,Ar],Xn*sf,od)
1000(xxx).W20(4/1)20(4/1)
1(xxx).L24(5/1)24(5/1)

コンディションコード

フラグ入力出力説明
X使用しない変化しない
N変化する結果の最上位ビット
Z結果が 0 のときセット、さもなくばクリア
V常にクリア
C

解説

  1. ワードの <data> を Yw とします。
  2. <ea> が指すワード(Dr のとき下位ワード)を読み出して Xw とします。
  3. Xw と Yw のビット毎の論理和を Zw とします。
  4. 結果に応じてフラグを操作します。
  5. Zw を <ea> が指すワード(Dr のとき下位ワード)へ書き込みます。

<ea> が Dr のとき Dr の上位ワードは変化しません。

OR.L #<data>,<ea>

68000/68010/68020/68030/68040/68060 の命令 ORI.L #<data>,<ea> の別名

命令コード

アドレス1514131211109876543210
+00000000010モードレジスタr
+2ロングワードデータの上位ワード
+4ロングワードデータの下位ワード

アドレッシングモードと実行時間

モードレジスタr<ea>680006801068020680306804068060
010r(Ar)28(5/2)28(5/2)🚧🚧🚧🚧
1(Ar)+
100-(Ar)30(5/2)30(5/2)
1(d16,Ar)32(6/2)32(6/2)
10(d8,Ar,Xn)34(6/2)34(6/2)----
(d8,Ar,Xn*sf)--🚧🚧🚧🚧
(bd,Ar,Xn*sf)
([bd,Ar,Xn*sf],od)
([bd,Ar],Xn*sf,od)
1000(xxx).W32(6/2)32(6/2)
1(xxx).L36(7/2)36(7/2)

コンディションコード

フラグ入力出力説明
X使用しない変化しない
N変化する結果の最上位ビット
Z結果が 0 のときセット、さもなくばクリア
V常にクリア
C

解説

  1. ロングワードの <data> を Yl とします。
  2. <ea> が指すロングワード(Dr のとき全体)を読み出して Xl とします。
  3. Xl と Yl のビット毎の論理和を Zl とします。
  4. 結果に応じてフラグを操作します。
  5. Zl を <ea> が指すロングワード(Dr のとき全体)へ書き込みます。

OR.B <ea>,Dq

68000/68010/68020/68030/68040/68060 の命令

命令コード

アドレス1514131211109876543210
+01000レジスタq000モードレジスタr

アドレッシングモードと実行時間

モードレジスタr<ea>680006801068020680306804068060
000rDr4(1/0)4(1/0)🚧🚧🚧🚧
1(Ar)8(2/0)8(2/0)
1(Ar)+
100-(Ar)10(2/0)10(2/0)
1(d16,Ar)12(3/0)12(3/0)
10(d8,Ar,Xn)14(3/0)14(3/0)----
(d8,Ar,Xn*sf)--🚧🚧🚧🚧
(bd,Ar,Xn*sf)
([bd,Ar,Xn*sf],od)
([bd,Ar],Xn*sf,od)
1000(xxx).W12(3/0)12(3/0)
1(xxx).L16(4/0)16(4/0)
10(d16,PC)12(3/0)12(3/0)
1(d8,PC,Xn)14(3/0)14(3/0)----
(d8,PC,Xn*sf)--🚧🚧🚧🚧
(bd,PC,Xn*sf)
([bd,PC,Xn*sf],od)
([bd,PC],Xn*sf,od)
100#<data>8(2/0)8(2/0)

コンディションコード

フラグ入力出力説明
X使用しない変化しない
N変化する結果の最上位ビット
Z結果が 0 のときセット、さもなくばクリア
V常にクリア
C

解説

  1. <ea> が指すバイト(Dr のとき最下位バイト)を読み出して Yb とします。
  2. Dq の最下位バイトを読み出して Xb とします。
  3. Xb と Yb のビット毎の論理和を Zb とします。
  4. 結果に応じてフラグを操作します。
  5. Zb を Dq の最下位バイトへ書き込みます。

Dq の最下位バイト以外の部分は変化しません。

OR.W <ea>,Dq

68000/68010/68020/68030/68040/68060 の命令

命令コード

アドレス1514131211109876543210
+01000レジスタq001モードレジスタr

アドレッシングモードと実行時間

モードレジスタr<ea>680006801068020680306804068060
000rDr4(1/0)4(1/0)🚧🚧🚧🚧
1(Ar)8(2/0)8(2/0)
1(Ar)+
100-(Ar)10(2/0)10(2/0)
1(d16,Ar)12(3/0)12(3/0)
10(d8,Ar,Xn)14(3/0)14(3/0)----
(d8,Ar,Xn*sf)--🚧🚧🚧🚧
(bd,Ar,Xn*sf)
([bd,Ar,Xn*sf],od)
([bd,Ar],Xn*sf,od)
1000(xxx).W12(3/0)12(3/0)
1(xxx).L16(4/0)16(4/0)
10(d16,PC)12(3/0)12(3/0)
1(d8,PC,Xn)14(3/0)14(3/0)----
(d8,PC,Xn*sf)--🚧🚧🚧🚧
(bd,PC,Xn*sf)
([bd,PC,Xn*sf],od)
([bd,PC],Xn*sf,od)
100#<data>8(2/0)8(2/0)

コンディションコード

フラグ入力出力説明
X使用しない変化しない
N変化する結果の最上位ビット
Z結果が 0 のときセット、さもなくばクリア
V常にクリア
C

解説

  1. <ea> が指すワード(Dr のとき下位ワード)を読み出して Yw とします。
  2. Dq の下位ワードを読み出して Xw とします。
  3. Xw と Yw のビット毎の論理和を Zw とします。
  4. 結果に応じてフラグを操作します。
  5. Zw を Dq の下位ワードへ書き込みます。

Dq の上位ワードは変化しません。

OR.L <ea>,Dq

68000/68010/68020/68030/68040/68060 の命令

命令コード

アドレス1514131211109876543210
+01000レジスタq010モードレジスタr

アドレッシングモードと実行時間

モードレジスタr<ea>680006801068020680306804068060
000rDr8(1/0)8(1/0)🚧🚧🚧🚧
1(Ar)14(3/0)14(3/0)
1(Ar)+
100-(Ar)16(3/0)16(3/0)
1(d16,Ar)18(4/0)18(4/0)
10(d8,Ar,Xn)20(4/0)20(4/0)----
(d8,Ar,Xn*sf)--🚧🚧🚧🚧
(bd,Ar,Xn*sf)
([bd,Ar,Xn*sf],od)
([bd,Ar],Xn*sf,od)
1000(xxx).W18(4/0)18(4/0)
1(xxx).L22(5/0)22(5/0)
10(d16,PC)18(4/0)18(4/0)
1(d8,PC,Xn)20(4/0)20(4/0)----
(d8,PC,Xn*sf)--🚧🚧🚧🚧
(bd,PC,Xn*sf)
([bd,PC,Xn*sf],od)
([bd,PC],Xn*sf,od)
100#<data>16(3/0)16(3/0)

コンディションコード

フラグ入力出力説明
X使用しない変化しない
N変化する結果の最上位ビット
Z結果が 0 のときセット、さもなくばクリア
V常にクリア
C

解説

  1. <ea> が指すロングワード(Dr のとき全体)を読み出して Yl とします。
  2. Dq の全体を読み出して Xl とします。
  3. Xl と Yl のビット毎の論理和を Zl とします。
  4. 結果に応じてフラグを操作します。
  5. Zl を Dq の全体へ書き込みます。

OR.B Dq,<ea>

68000/68010/68020/68030/68040/68060 の命令

命令コード

アドレス1514131211109876543210
+01000レジスタq100モードレジスタr

アドレッシングモードと実行時間

モードレジスタr<ea>680006801068020680306804068060
010r(Ar)12(2/1)12(2/1)🚧🚧🚧🚧
1(Ar)+
100-(Ar)14(2/1)14(2/1)
1(d16,Ar)16(3/1)16(3/1)
10(d8,Ar,Xn)18(3/1)18(3/1)----
(d8,Ar,Xn*sf)--🚧🚧🚧🚧
(bd,Ar,Xn*sf)
([bd,Ar,Xn*sf],od)
([bd,Ar],Xn*sf,od)
1000(xxx).W16(3/1)16(3/1)
1(xxx).L20(4/1)20(4/1)

コンディションコード

フラグ入力出力説明
X使用しない変化しない
N変化する結果の最上位ビット
Z結果が 0 のときセット、さもなくばクリア
V常にクリア
C

解説

  1. Dq の最下位バイトを読み出して Yb とします。
  2. <ea> が指すバイトを読み出して Xb とします。
  3. Xb と Yb のビット毎の論理和を Zb とします。
  4. 結果に応じてフラグを操作します。
  5. Zb を <ea> が指すバイトへ書き込みます。

OR.W Dq,<ea>

68000/68010/68020/68030/68040/68060 の命令

命令コード

アドレス1514131211109876543210
+01000レジスタq101モードレジスタr

アドレッシングモードと実行時間

モードレジスタr<ea>680006801068020680306804068060
010r(Ar)12(2/1)12(2/1)🚧🚧🚧🚧
1(Ar)+
100-(Ar)14(2/1)14(2/1)
1(d16,Ar)16(3/1)16(3/1)
10(d8,Ar,Xn)18(3/1)18(3/1)----
(d8,Ar,Xn*sf)--🚧🚧🚧🚧
(bd,Ar,Xn*sf)
([bd,Ar,Xn*sf],od)
([bd,Ar],Xn*sf,od)
1000(xxx).W16(3/1)16(3/1)
1(xxx).L20(4/1)20(4/1)

コンディションコード

フラグ入力出力説明
X使用しない変化しない
N変化する結果の最上位ビット
Z結果が 0 のときセット、さもなくばクリア
V常にクリア
C

解説

  1. Dq の下位ワードを読み出して Yw とします。
  2. <ea> が指すワードを読み出して Xw とします。
  3. Xw と Yw のビット毎の論理和を Zw とします。
  4. 結果に応じてフラグを操作します。
  5. Zw を <ea> が指すワードへ書き込みます。

OR.L Dq,<ea>

68000/68010/68020/68030/68040/68060 の命令

命令コード

アドレス1514131211109876543210
+01000レジスタq110モードレジスタr

アドレッシングモードと実行時間

モードレジスタr<ea>680006801068020680306804068060
010r(Ar)20(3/2)20(3/2)🚧🚧🚧🚧
1(Ar)+
100-(Ar)22(3/2)22(3/2)
1(d16,Ar)24(4/2)24(4/2)
10(d8,Ar,Xn)26(4/2)26(4/2)----
(d8,Ar,Xn*sf)--🚧🚧🚧🚧
(bd,Ar,Xn*sf)
([bd,Ar,Xn*sf],od)
([bd,Ar],Xn*sf,od)
1000(xxx).W24(4/2)24(4/2)
1(xxx).L28(5/2)28(5/2)

コンディションコード

フラグ入力出力説明
X使用しない変化しない
N変化する結果の最上位ビット
Z結果が 0 のときセット、さもなくばクリア
V常にクリア
C

解説

  1. Dq の全体を読み出して Yl とします。
  2. <ea> が指すロングワードを読み出して Xl とします。
  3. Xl と Yl のビット毎の論理和を Zl とします。
  4. 結果に応じてフラグを操作します。
  5. Zl を <ea> が指すロングワードへ書き込みます。
Copyright (C) 1999-2023 Makoto Kamada All Rights Reserved.